甲深夜越墙闯人家中仅有年轻妇女赵某一人的家，持刀威胁要与赵某发生性关系，如不从即用刀刺杀。赵

试用一片集成四位二进制加法计数器74LS161和一片3/8线译码器74LS138组成一个五节拍顺序脉冲发生器。

用图(a)所示ROM、同步计数器74LS161设计一个节拍脉冲(Z₁，Z₂，…，Z₈)信号发生器，时序应满足图(b)所示。要求：①说明ROM应有的最小容量(字，位)：②画出逻辑电路图及ROM编程点阵图。

用图(a)所示ROM、同步计数器74LS161设计一个节拍脉冲(Z₁，Z₂，…，Z₈)信号发生器，时序应满足图(b)所示。要求：①说明ROM应有的最小容量(字，位)：②画出逻辑电路图及ROM编程点阵图。

给出74LS161、74LS194、3-8译码器(74LS138)、4选1数据选择器，试设计下列电路:

(1) 波形发生器，要求输出波形如图P6-38(a)所示。

(2)双序列码发生器，要求其输出波形如图P6-38(b)所示。

(3)八路脉冲发生器。

同步十六进制计数器74LS161计数时，状态Q₃Q₂Q₁Q₀按0000-0001-0010-0011-...-1110-1111-0000进行转换。试利川74LS161和附加门电路设计同步56进制的计数器。

画出用4线-16线译码器74LS154(见图4.11.1)和门电路产生如下多输出逻辑函数的逻辑图。

画出用两片4线-16线译码器74LS154组成5线-32线译码器的接线图。图4.11.1是74LS154的逻辑框图，图中的S'_A、S'_B是两个控制端(亦称片选端)，译码器工作时应使S'_A和S'_B同时为低电平。当输入信号A₃A₂A₁A₀为0000～1111这16种状态时，输出端从Y'₀到Y'₁₅依次给出低电平输出信号。

电路图如图3.2.60所示。74LS154为4线—16线译码器，其中S_A、S_B为控制端，译码器工作时，它们应同时为低电平。当输入信号A₃A₂A₁A₀为0000～1111这16种状态时，输出端从到依次给出低电平输出信号。试求：

图(a)是用16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，ROM的点阵图如图(b)所示。设74LS161的输出初态为Q₃Q₂Q₁Q₀=0000，画出在CP信号连续作用下D₃、D₂、D₁和D₀输出的电压波形，并说明它们和CP信号频率之比。