试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。要求ROM用EPROM芯片2732（4K×8bits）组成，地址从0x0000地址开始；RAM用SRAM芯片6264（8K×8bits）组成，地址从0x4000地址开始。

如图所示，设计一个8位计算机的主存储器，地址线和数据线均为8位。该主存由连个独立的存储器构成： 数据存储器DMemory，存储空间为0~127; 指令存储器IMemory，存储空间为128~255. 控制台可以手工方式向数据总线D-BUS输送8位数据。 所有控制信号的含义参照TEC-5模型计算机。 一、设计要求： （1）两个存储器均采用2114静态存储器芯片构成。 （2）DMemory为可读写存储器，数据端口连接数据总线D-BUS。地址总线由地址寄存器AR给出。 （3）IMemory也为可读写存储器，写入时，数据总线连接D-BUS；读出时，数据总线连接指令总线I-BUS。地址总线由程序计数器PC给出。 （4）能够正确设计IMemory读出和写入的控制信号。 二、测试任务： （1）任务1，设计正确的实验步骤，能够向DMemory的任意存储单元写入数据，并能够将这些数据读出； （2）任务2，设计正确的实验步骤，能够从指定内存单元开始，向IMemory的连续存储单元写入数据，能够从指定单元开始读出连续存储单元的数据。

某计算机的主存采用体宽为8B的8体交叉存储器，数据总线的宽度为64位，读一个主存块的步骤： (1)发送首地址到主存(一个总线时钟周期)； (2)主存控制器接受到地址后，启动第一个模块准备数据，并每隔一个总线时钟启动下一个模块准备数据。每个存储模块花4个总线时钟准备好64位数据，总线上传输一个64位数据花一个总线时钟。请问： 该计算机的Cache缺失损失(从主存中读一个主存块到Cache的时间)至少为多少总线时钟周期?

某台按字节编址的8位计算机系统中，采用虚拟页式存储管理方案，页面的大小为1KB，且系统中没有使用快表(或联想存储器)。如图5-3所示的是划分成6个页面的用户程序。图5-3中swap A，B是16位的指令，A和B表示该指令的两个16位操作数。swap指令存放在内存的1023单元中，操作数A存放内存的3071单元中，操作数B存放在内存的5119单元中。执行swap指令将产生(26)次缺页中断。

A．3

B．4

C．5

D．6

某计算机的虚拟存储系统有40位虚拟地址，32位实际地址，虚页为1M(220)。假设有效位、保护位、修改位和使用位共用去四位，所有虚页都在使用。则页表大小为(20)，页面的大小为(21)。

A．1M

B．216

C．212

D．16M

某32位计算机系统采用段页式虚拟存储管理，现有一个进程被分成5段，其段号和段长见下表，段内分页，页表见下，存放在内存中，每页的长度为4096B。进程运行到某一个指令，其地址为(2，3，010)，当前CPU的寄存器和地址加法器的状态如图所示，当上述指令执行时，操作系统如何工作?CPU中各个寄存器和快表的值为多少?(均为十六进制)。

当前CPU的寄存器和地址加法器的状态：

请填写指令执行时的状况：

在一台按字节编址的8位计算机系统中，采用虚拟页式存储管理方案，页面的大小为1KB，且系统中没有使用快表(或联想存储器)。图7-5所示的是划分成6个页面的用户程序。

图中swap A，B是16位的指令，A和B表示该指令的两个16位操作数。 swap指令存放在内存的1023单元中，操作数A存放在内存的3071单元中，操作数B存放在内存的5119单元中。执行swap指令需要访问(58)次内存，将产生(59)次缺页中断。

A．6

B．12

C．18

D．24

计算机系统中,“位(bit)”的描述性定义是( )

A、计算机系统中，在存储、传送或操作时，作为一个单元的一组字符或一组二进制位

B、度量信息的最小单位，是一位二进制位所包含的信息量

C、进位计数制中的“位”,也就是“凑够”多少个“1”就进一位的意思

D、通常用8位二进制位组成，可代表一个数字、一个字母或一个特殊符号。也常用来度量计算机存储容量的大小

某台计算机有8位并行数据输入/输出端，这台计算机的最大存储容量为64Kb，计算机的内存储器设置地址线为______位。

试用一个具有片选使能

容量为8 K×8位的SRAM芯片和必要的逻辑门，设计一个16 K×16位的存储器系统，试画出其逻辑图。

某计算机系统的物理地址空间大小为1 GB，按字节编址，每次读写操作最多可以存取64位。则存储器地址寄存器(MAR)和存储器数据寄存器(MDR)的位数分别为( )。

A．30、8

B．30、64

C．24、8

D．24、64