[图] 如图所示，设计一个8位计算机的主存储器，地址线和...

某计算机的主存采用体宽为8B的8体交叉存储器，数据总线的宽度为64位，读一个主存块的步骤： (1)发送首地址到主存(一个总线时钟周期)； (2)主存控制器接受到地址后，启动第一个模块准备数据，并每隔一个总线时钟启动下一个模块准备数据。每个存储模块花4个总线时钟准备好64位数据，总线上传输一个64位数据花一个总线时钟。请问： 该计算机的Cache缺失损失(从主存中读一个主存块到Cache的时间)至少为多少总线时钟周期?

下列关于计算机的叙述中，不正确的一条是

A．运算器主要由一个加法器、一个寄存器和控制线路组成

B．一个字节等于8个二进制位

C．CPU是计算机的核心部件

D．磁盘存储器是一种输出设备

下列关于计算机的叙述中，不正确的一条是

A．运算器主要由一个加法器、一个寄存器和控制线路组成

B．一个字节等于8个二进制位

C．CPU是计算机的核心部件

D．磁盘存储器是一种输出设备

下列关于计算机的叙述中，不正确的一条是

A．运算器主要由一个加法器、一个寄存器和控制线路组成

B．一个字节等于8个二进制位

C．CPU是计算机的核心部件

D．磁盘存储器是一种输出设备

下列关于计算机的叙述中，不正确的一条是

A．运算器主要由一个加法器、一个寄存器和控制线路组成

B．一个字节等于8个二进制位

C．CPU是计算机的核心部件

D．磁盘存储器是一种输出设备

数表示一个字节，因此存储字长都取8的倍数。通常计算机系统即可以按字寻址，也可以按字节寻址。 如下所示，某机器1的字长为32位，它的每一个存储字包含4个可独立寻址的字节，其地址分配如下图（左）所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图（右）所示。 以下说法正确的是：____

A、设地址线24根，对于机器1，按字节寻址 2^24 = 16M

B、设地址线24根, 对于机器2，按字寻址8M

C、设地址线24根, 对于机器1，按字寻址4M

D、设地址线24根, 对于机器1，按字寻址8M

E、设地址线24根, 对于机器2，按字寻址4M

数表示一个字节，因此存储字长都取8的倍数。通常计算机系统即可以按字寻址，也可以按字节寻址。 如下所示，某机器1的字长为32位，它的每一个存储字包含4个可独立寻址的字节，其地址分配如下图（左）所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图（右）所示。 以下说法正确的是：____

A、设地址线24根，对于机器1，按字节寻址 2^24 = 16M

B、设地址线24根, 对于机器2，按字寻址8M

C、设地址线24根, 对于机器1，按字寻址4M

D、设地址线24根, 对于机器2，按字寻址4M

E、设地址线24根, 对于机器1，按字寻址8M

多少？（2 分） 2）该机主存采用64K×1位的DRAM芯片（内部为4个128×128阵列）构成最大主存空间，则共需多少个存储芯片？若采用异步刷新方式，最大刷新间隔为2ms，则刷新信号的周期（即相邻两行刷新最大间隔）是多少？（4 分） 3）若为该机配备8KB的Cache，每块32B，采用4路组相联映像方式，试写出对主存地址各个字段的划分（标出各个字段的位数）；（3 分） 4）采用第3问的Cache结构，若主存单元地址为12345H，则该主存单元所在的数据块可映射到Cache的哪一组？（2分） 5）采用第3问的Cache结构，地址变换表应该有多少个存储单元？每个单元几位？每次参与相联比较的有多少个Tag单元？（6分） 6）若Cache的读写周期为10ns，MM的读写周期为100ns，平均命中率为95%，求平均读写周期。（3分） 请拍照以“上传附件”形式提交。

某计算机有8个主设备需要竞争总线的使用权，其设备号为0～7。现欲设计其判优控制方法，试回答下述问题。

(1)集中式总线判优控制与分布式总线判优控制的区别是什么?

(2)若采用集中式判优控制，则在链式查询、计数器定时查询和独立请求三种方式下，该计算机为实现判优控制所需的控制线种类及数量分别为多少?

某计算机的主存地址空间中，从地址0000H～3FFH为ROM为ROM存储区域，从4000H～7FFFH为保留地址区域暂时不用，其余空间为RAM地址区域。CPU的地址线为A15～A0，数据线为D7～D10，现采用8K×8位的ROM和4K×8位的RAM设计本机的存储系统。 (1)计算实现该机的存储系统所需要的RAM和ROM的数量。 (2)完成存储系统设计应与CPU连接。