高密度可编程逻辑器件的英文缩写是（）；低密度可编程逻辑器件的英文缩写是（）；通用阵列逻辑的英文缩写是（）；现场可编程门阵列的英文缩写是（）

B、DCS

C、SP

D、PV

B、GAL

C、HDPLD

D、FPGA

B.PLA

C.PAL

D.PLD

  全加器设计

  为了便于读者完成HDL及可编程逻辑器件实验，本实验以全加器设计为基础，介绍Altera公司的Quartus II(7.0版本)软件的使用方法，包括设计输入、编译、仿真、引脚锁定、编程下载和硬件验证等操作。目前，能够完成设计电路硬件验证的设备种类繁多，不同的设备有各自的功能特点和使用方法，不过它们都具有建立(或选择)实验模式、确定引脚锁定方案和编程下载等方面的操作。下面仅以伟福EDA6000系列SOPC/DSP/EDA通用实验开发系统(以下简称为EDA6000)为例，介绍设计电路的硬件验证的操作方法。

  实验要求

  用原理图输入设计法和Verilog HDL文本输入设计法设计全加器电路，建立全加器的实验模式。通过电路仿真和硬件验证，进一步了解全加器的功能。

  设计原理

  考虑自低位来的进位的加法运算称为“全加”，能实现全加运算的电路称为全加器。1位全加器的真值表如表所示，表中的A、B是两个1位二进制加数的输入端；CI是低位来的进位输入端；SO是和数输出端；CO是向高位的进位输出端。根据真值表写出电路输出与输入之间的逻辑关系表达式为

  ，

  。

A. 用户电路板

B. 特制的电路板

C. 编程器

D. 专用编程器