存储器芯片与系统总线的连接时其存储单元的地址由片内地址信号线和片选信号线的状态共同决定。

如图所示，设计一个8位计算机的主存储器，地址线和数据线均为8位。该主存由连个独立的存储器构成： 数据存储器DMemory，存储空间为0~127; 指令存储器IMemory，存储空间为128~255. 控制台可以手工方式向数据总线D-BUS输送8位数据。 所有控制信号的含义参照TEC-5模型计算机。 一、设计要求： （1）两个存储器均采用2114静态存储器芯片构成。 （2）DMemory为可读写存储器，数据端口连接数据总线D-BUS。地址总线由地址寄存器AR给出。 （3）IMemory也为可读写存储器，写入时，数据总线连接D-BUS；读出时，数据总线连接指令总线I-BUS。地址总线由程序计数器PC给出。 （4）能够正确设计IMemory读出和写入的控制信号。 二、测试任务： （1）任务1，设计正确的实验步骤，能够向DMemory的任意存储单元写入数据，并能够将这些数据读出； （2）任务2，设计正确的实验步骤，能够从指定内存单元开始，向IMemory的连续存储单元写入数据，能够从指定单元开始读出连续存储单元的数据。

A.控制

B.地址

C.数据

D.USB

A、单片机通过SPDR=0X00假写一个数据后

B、FM25040自己产生

C、SPCR寄存器

D、SPSR寄存器

A、0000H-1FFFH

B、1000H-2FFFH

C、4000H-5FFFH

D、2000H-3FFFH

A、可使存储器地址空间最大化

B、可使端口地址空间最大化

C、需要专门的信号线来区分地址总线上出现的是存储单元地址还是端口地址

D、存储器与端口可以采用相同的指令访问

A．8237各通道的DMA请求优先级是固定的：通道0优先级最高，通道3最低

B．外设需DMA服务时通过DREQ0～DREQ3向8237发请求信号

C．8237的总线请求信号HRQ用于请求总线

D．8237在接管总线后，其数据线DB7～DB0输出要访问的存储单元的高8位地址(A15～A8)

A．8237各通道的DMA请求优先级是固定的：通道0优先级最高，通道3最低

B．外设需DMA服务时通过DREQ0～DREQ3向8237发请求信号

C．8237的总线请求信号HRQ用于请求总线

D．8237在接管总线后，其数据线DB7～DB0输出要访问的存储单元的高8位地址(A15～A8)

A、片总线

B、外总线

C、系统总线

D、局部总线

A 数据总线、传输总线和通信总线

B 地址总线、逻辑总线和信号总统

C 控制总统、地址总线和运算总线

D 数据总线、地址总线和控制总线