普法考试首页 > 全部分类 > 学法用法

网友您好，请在下方输入框内输入要搜索的题目：

搜题

题目内容（请给出正确答案）

[单选题]

设定时器/计数器8253的CLK频率为1MHz，要求其OUT端输出周期为8ms的信号，该芯片编程为BCD码计数，则该芯片的计数初值应为_______

A.8000H

B.8000

C.80H

D.80

答案

B、8000

发布时间：2022-06-25

纠错

更多“设定时器/计数器8253的CLK频率为1MHz，要求其OUT端输出周期为8ms的信号，该芯片编程为BCD码计数，则该芯片的计数初值应为_______”相关的问题

第1题

设振荡频率为12 MHz，则定时器/计数器工作方式2的最大定时时间为

A.8.192ms

B.65.536ms

C.0.256ms

D.16.384ms

E.0.3ms

点击查看答案

第2题

若单片机的振荡频率为6MHz，设定时器工作在方式1需要定时1ms，则定时器初值应为

A.500

B.1000

C.216-500

D.216-1000

点击查看答案

第3题

已知时钟信号clk的频率为50MHz，下列程序的逻辑功能为。 always @（posedge clk or negedge nreset) begin if（!nreset) begin per_count = 0; clk0 = 0; end else begin if（per_count＜6250000) per_count=per_count+1; else begin per_count = 0; clk0=!clk0; end end end

A.8Hz分频器

B.4Hz分频器

C.移位寄存器型计数器

D.循环译码器

点击查看答案

第4题

在以下程序中，Clk_50M为频率为50MHz的系统时钟，则下列说法中正确的有 reg Clk; reg [31:0] Cnt; always@（posedge Clk_50M or negedge Rst) begin if（!Rst) begin Cnt ＜= 1; Clk ＜= 1; end else begin if（Cnt ＞= 25000000) begin Cnt ＜= 1; Clk ＜= ~Clk; end else Cnt＜= Cnt + 1; end end

A.该模块为同步复位

B.该模块的功能是分频器

C.若系统时钟频率为50MHz，则输出Clk的频率为2MHz

D.该程序为时序逻辑电路

点击查看答案

第5题

定时器/计数器方式2的计数最大值为256

点击查看答案

第6题

使用定时器/计数器1设置串行通信的波特率时，应把定时器/计数器1设定作方式2

点击查看答案

第7题

设单片机晶振的频率为f，则单片机定时器的计数时钟脉冲周期等于

A.2/f

B.4/f

C.8/f

D.12/f

点击查看答案

第8题

定时器/计数器T1的中断请求标志为

A.TF1

B.TF0

C.TI

D.RI

点击查看答案

第9题

8051单片机的两个定时器/计数器是

A.14位加法计数器

B.14位减法计数器

C.16位加法计数器

D.16位减法计数器

点击查看答案

第10题

（）设 80C51 晶振频率为 12MHz，若用定时器 T0 的工作方式 1产生 1ms 定时，则 T0计数初值应为 ______

A.0xfc18

B.0xf830

C.0xf448

D.0xf060

点击查看答案

第11题

（）设 80C51 晶振频率为 12MHz，若用定时器 T0 的工作方式 1产生 1ms 定时，则 T0计数初值应为 ______

A.0xfc18

B.0xf830

C.0xf448

D.0xf060

点击查看答案

账号：尚未登录

登录没有账号？去注册

我要提问

联系客服

购买搜题卡

题库练习

课程学习

功能	扣减规则
功能	基础费（查看答案）	加收费（AI功能）
文字搜题、查看答案	1/每题	0/每次
语音搜题、查看答案	1/每题	2/每次
单题拍照识别、查看答案	1/每题	2/每次
整页拍照识别、查看答案	1/每题	5/每次