电路如图6．2．1l（a)所示*。触发器为主从型JK触发器，设初始状态均为0。试按给定的输入信号波形画出输

实现了什么功能?

个1时，输出Z为1，而在同一时刻两个输入不能同时为1。(提示：X，输入3个或3个以上的1可以不连续，只要其间没有X2为1插入即可，一旦Z为1，电路就回到起始状态)，要求： (1)用触发器和门电路实现设计； (2)用VHDL语言实现设计。

并实现模5计数器；在M=1时，按加2顺序(0→2→4→1→…)计数，并实现模5计数器。

真波形。

用4选1数据选择器(

74LS153)和最少的逻辑门设计一个多功能函数发生器，函数发生器的功能表如表4．2．2所示。

当G2G1=00时，对X2X1做加1运算； 当G2G1=01时，对X2X1做减l运算； 当G2G1=10时，对X2X1做加0运算； 当G2G1=11时，为禁止状态。 试用一片双4选1数据选择器74LSl53和最少的逻辑门实现该电路。

23ns、tPHLmax=17ns。 (1)估算从IN到OUT的传输延迟时间TP。 (2)精确计算传输延迟时间TPLH和TPHL的典型值和最大值。

输延迟时间TPLH和TPHL。

42l码； (3)8421码转换成格雷码。