有时钟使能的2位十进制计数器设计
实验要求
用原理图输入设计法或Verilog HDL文本输入设计法设计有时钟使能的2位十进制计数器电路,建立有时钟使能的2位十进制计数器的实验模式。通过电路仿真和硬件验证,进一步了解有时钟使能的2位十进制计数器的功能和特性。
设计原理
有时钟使能的2位十进制计数器的元件符号如图所示,CLK是时钟输入端,上升沿有效;ENB是时钟使能控制输入端,高电平有效,当ENB=1时,时钟CLK才能输入;CLR是复位输入端,高电平有效;Q[3..0]是计数器低4位状态输出端,Q[7..3]是高4位状态输出端;COUT是进位输出端。
第2题
一个完整的目标,应该具备的条件主要有二个,它们是()。
A 有一定的时间限制
B 目标应当是可以度量的
C 目标要明确
D 时间越短越好
E 要有执行人
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!