A.最大项之积
B.最小项之积
C.最大项之和
D.最小项之和
第1题
标准或与式是由( )构成的逻辑表达式。
A.最大项之积 B.最小项之积
C.最大项之和 D.最小项之和
第2题
Verilog HDL最早被IEEE公布的标准是( )。
A.IEEE STD 1076—1987 B.IEEE#1064—1995
C.IEEE.STD_LOGIC_1164 D.IEEE STD 1076—1993
第3题
Verilog HDL是由( )语言演化来的。
A.BASIC B.C语言 C.PASCAL D.VHDL
第4题
一个能为Verilog HDL综合器接受,并能作为一个独立的设计单元的完整的Verilog HDL程序称为( )。
A.设计输入 B.设计输出 C.设计模块 D.设计结构
1. 搜题次数扣减规则:
备注:网站、APP、小程序均支持文字搜题、查看答案;语音搜题、单题拍照识别、整页拍照识别仅APP、小程序支持。
2. 使用语音搜索、拍照搜索等AI功能需安装APP(或打开微信小程序)。
3. 搜题卡过期将作废,不支持退款,请在有效期内使用完毕。
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!
您认为本题答案有误,我们将认真、仔细核查,如果您知道正确答案,欢迎您来纠错