试用闭环信号流图法则，求图所示信号流图源点x0到阱点x4的传输量。

设计一个组合逻辑电路，输入为一个4位二进制数,当输入能被2或3整除时，要求电路输出端Y输出一个高电平；否则输出低电平。下面电路设计过程中有错误的是（）。

A、设计完成的逻辑图为：

B、设计完成的逻辑图为：

C、真值表为：

D、化简后的逻辑函数表达式为：

输出低电平。

试用ROM设计一个乘法器。已知输入是两个2位二进制数 A₁A₀和B₁B₀，输出是二者的乘积，并用4位二进制数表示，即Y₃Y₂Y₁Y₀。要求画出ROM电路的与或逻辑阵列。

在4位倒T型R-2R网络D/A转换电路中，如果V_REF=-5V，输入二进制数为1100时输出电压等于：______。

4位二进制加法计数器设计

实验要求

用原理图输入设计法或Verilog HDL文本输入设计法设计4位二进制加法计数器电路，建立4位二进制加法计数器的实验模式。通过电路仿真和硬件验证，进一步了解4位二进制加法计数器的功能和特性。

设计原理

4位二进制加法计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；CLRN是复位输入端，低电平有效；Q[3..0]是计数器的状态输出端；COUT是进位输出端。

试用4位数据比较器CC4585设计一个判别电路。若输入的8421BCD码D₃D₂D₁D₀＞0101时，判别电路输出为1；否则输出为0。

试分别用与非门设计一个组合逻辑电路。它输入的是4位二进制数B3B2B1B0。

(1)当，输出Y为1，否则为0;

(2)当B能被2整除时，输出Y为1，否则为0。