六轴多旋翼从悬停状态改变会向左飞行（）

一质点沿x轴作简谐振动，振动方程为．从t = 0时刻起，到质点位置在x = -2 cm处，且向x轴正方向运动的最短时间间隔为 （）

A、1/8s

B、1/4s

C、1/2s

D、1/3s

E、1/6s

一质点沿x轴作简谐振动，振动方程为,从t = 0时刻起，到质点位置在x = -2 cm处，且向x轴正方向运动的最短时间间隔为

A、1/2 s

B、1/6 s

C、1/4 s

D、1/3 s

一质点沿x轴作简谐振动，振动方程为从t＝0时刻起，到质点位置在x＝－2 cm处，且向x轴正方向运动的最短时间间隔为 (　　)

A、1/8 s

B、1/4 s

C、1/2 s

D、1/3 s

E、1/6 s

A、1，2，3，4，5，6，7，8

B、1，2，5，6，7，8，3，4

C、8，7，6，5，4，3，2，1

D、8，7，1，2，3，4，5，6

一质点受力(SI)的作用，则质点从1.0m沿x轴运动到x=2.0m时该力对质点所做的功为（ )

A、6J

B、-14J

C、24J

D、-12J

B.三位

C.五位

D.六位

实验六：点击竞速（Click Racer）1、设计说明 本周项目我们将使用已学习的数字逻辑电路知识来设计模拟传统“点击竞速”游戏，设计开发硬件版的“点击竞速”游戏。下图即为“点击竞速”原理性功能模块仿真图。 此电路原理图中，我们使用两个按钮开关（即电原理图中的BUTTON_1与BUTTON_2开关）来模拟传统“点击竞速”游戏中点击鼠标的动作，也就是当游戏开始时，参与比拼的甲乙双方同时开始快速单击按钮开关，此电路将会自动响应“按钮”动作，并实时记录与显示甲乙各自的单击次数，以及显示甲乙双方单击按钮平均速度的快慢状态（电路中使用三只LED彩灯指示，其颜色从左到右为红、绿、黄，依次对应于状态“甲小于乙”、“甲乙平均速度相等”、“甲大于乙”。游戏中，如果黄色LED灯亮，则表示此时甲的单击速度大于乙的）。图1 “点击竞速”功能模块仿真图 在这里，为何将其称之为“原理性”仿真图呢？有必要给大家说明一下。这主要是因为此仿真设计仅仅只是“点击竞速”项目游戏的设计实现方案之一，且其主要是为辅助阐述分析与设计实现的思路而服务； 其次，仿真仅是一种验证设计思路与设计的手段，倘若你有兴趣，想将其转化为实物作品，也许你需要在此电路原理图的基础上进一步完善。比如，思考一下，这里的按钮开关在模拟“单击鼠标”的过程中，是否存在一个“去抖”的问题？再比如，如何避免游戏未开始时甲乙双方的抢“点”动作？诸如此类问题，等等……（大家不要气馁呃，只有不断发现问题，不断思考解决问题，不断完善设计，你滴进步才会越来越明显，你滴信心才会越来越“膨胀”，最后你就会觉得介个东西其实还真是蛮有意思滴嘛！）； 再次，本设计方案仅仅只起到一个抛砖引玉的作用，也就是将传统“点击竞速”游戏的主要精髓抽象出来，采用硬件电路设计实现啦！你如果饶有兴趣，大可在此基础上进一步的扩展与完善设计，优化添加其他功能，提升游戏的趣味体验。 言归正传，万丈高楼平地起，这个简单而深刻的道理不用多说，想必大家都明白。不管你是要将其转化为实物呢，还是进一步滴优化设计，提升娱乐性，都需要先将上述这个简易的，基本版“点击竞速”游戏实现。下面我们将带领大家一起探讨本项目的设计思路。 为了解决这一问题，我们面对的问题就是如何抽象，把握“点击竞速”的主要功能。首先，点击竞速，顾名思义，“点击”是一个动作，有“按下”与“释放”两个状态，如何才能够使用硬件电路表征这两个状态呢？当我们回想数字逻辑时，很自然想到二进制码的“0”与“1”，即逻辑状态的“高”与“低”电平（此处假定以正逻辑为基础）。 其次，游戏既然是“竞速”，那么其硬件电路中必然需要包含能够分别完成“速”与“竞”的模块。“速”，即是电路必须具有能够记录点击次数的能力，同时结合时间量，即可实时表征点击的速度特征；而“竞”则需要电路中含有比较功能的模块，即能够实时地对比参与的甲乙双方谁的单位时间点击的平均速度大小。 下面我们分别简单讨论与提示一下各个具体功能模块的设计与实现思路：1.1 “点击”的实现 如上所述，对于“点击”动作状态的表征，我们可以采用“高”与“低”电平的逻辑状态去表示。也就是只要我们能够设计出一个按钮开关控制的单脉冲发生电路即可实现“点击”的动作。而对于这样的单脉冲电路的设计，方法很多。如比较简单粗糙的方法就是采用图1中所示的方法，如下：图2 单脉冲发生电路 当按钮弹起时，A端是高电平；当按钮闭合时，A端被短接，输出低电平。在这里，大家考虑对于按钮这类机械按钮是否存在一个“去抖”的问题？ 另外，对于单脉冲发生电路，能否结合我们上个学期在模电课程中学习到的电压比较器去设计实现，这样是不是会有较好的效果呢？这个问题留给大家独立思考啦！1.2 计数 提到计数，想必大家很容易地想到“这不就是使用计数器解决嘛！”。嗯，没错，是这样的。可现在问题来了，如何去应用？往常我们使用计数器都是对输入的时钟脉冲信号进行计数，而今我们现在需要对单脉冲发生电路产生的脉冲进行计数，这东西行吗？答案自然是肯定的啦！因为只不过是周期性脉冲信号和非周期脉冲信号的区别而已。 不知大家还记得否我们上周完成的项目，同步可逆三进制计数器？嗯，当时我们是使用触发器作为基本单元电路设计实现的，实现计数也是对每个单元触发器的输入时钟脉冲信号进行计数。何其简单的功能啊！今天我们将要设计实现能够记录一百个脉冲信号能力的计数器，大家想一想，如果我要使用触发器作为基本单元电路该如何去实现呢？电路复杂吗？呵呵，这个问题同样留给大家思考！可以尝试一下喔！ 通过课程的学习，大家都知道设计计数器除了可以使用触发器作为基本单元电路实现外，我们还可以使用集成计数器，而且使用集成计数器往往将使得设计变得更加简单方便。嗯，今天这个项目，我们鼓励大家使用集成计数器去实现喔。此时，也许你的脑海会飘过诸如74160，74161，74HC161，74HCT161，74LS190，74LS191，等等的集成计数器的影子（这里大家想一想74161，74HC161，74HCT161有没有区别呃？封装形式是否兼容呃？了解了解终归没有坏处！）。嗯，其实这些计数器中任何一种均可以用来解决我们今天的问题。但是，为了让大家通过模仿更容易解决，推荐大家使用74161，因为可以参阅教科书的！。图3 集成计数器 在这里，呃……，貌似还有很多问题向咱们涌来！这个集成芯片一块能够满足我们的计数需求吗？我们可是要设计百进制计数的哦，如果满足不了，我们该如何去解决？这时，脑海里有没有飘过“级联”啊，或者“扩展”啥的？想起级联法、反馈清零法、反馈置数法了吗？其二，这个同步计数，异步计数究竟是个啥意思，你搞清楚了吗？其三，如果有清零功能，那么这个清零是同步清零呢？还是异步清零？其四，如果芯片具有预置数的功能，那么同步与异步方式如何去应用？ 哦，倘若你搞清楚了上面这些问题，OK！集成计数器的灵活运用，想必对你而言，so easy啦！1.3 译码，状态比较与显示 下面我们来看如何将计数器输出的计得脉冲数，也就是“点击”次数显示出来，以及如何将甲乙双方“点击”平均速度的大小结果显示出来的问题。 首先，大家应该要清楚，计数器输出的是二进制数，而我们通常所看到的数字都是采用十进制数表示的，也就是说，如果要把“点击”次数显示出来，我们必须要使用具有码制转换功能的电路，BCD七段显示译码器。图4 七段显示译码器 关于BCD七段显示译码，不用多说，请大家参阅相关资料，如教科书中的介绍的七段显示译码器7447。但是，提醒一点，在这里七段显示译码器的选择要注意其输出端是高电平有效，还是低电平有效？因为这将决定你后续七段LED数码管的选型到底是用共阴极或是共阳极的数码管。 在本项目中，我们所使用的显示译码芯片如上图，74HC4511，它不同于我们熟悉的7447芯片（输出低电平有效），它是输出高电平有效。换句话说，也就是我们必须使用共阴极数码管。这要注意呃，嘻嘻！此外，考虑是否可以将数码管直接连接到显示译码芯片的输出端上呃？ 在这里呢，给大家留一个问题供大家思考，你能够求解出输出高电平有效的七段显示译码芯片输出端与输入端的逻辑函数表达式吗？（给个提示哦，可以先写出真值表，然后对其真值表利用卡诺图对每一个输出端进行化简即可。可以一试，就当是巩固复习前面所学知识。） 解决了显示译码，那么摆在我们面前的下一个问题就是如何将甲乙双方的平均点击速度的大小状态显示出来。这个问题，想来也简单。为何呢？大家想，点击平均速度的大小状态，无非就是三种：“甲小于乙”、“甲乙平均速度相等”、“甲大于乙”三种，而为了产生这三种结果，我们是不是只要找到一个这样的芯片，它能够将计数器所输出的“点击”次数的二进制数进行比大小即可！呃，太庆幸，大家应该都想到咱们数字逻辑电路中有专门的此类集成逻辑器件，他就是数值比较器。嗯，它的特长就是对两个数的大小进行比较，然后输出大小状态结果。下图即为本项目中所选择的集成数据比较器芯片：图5 数据比较器 从图中可以看出，该器件为四位数值比较器，而项目中计数器输出的二进制数最多可达八位，显然使用一片74HC85是不足的，我们必须扩展数据比较器的输入端，将其由四位升级成八位。那么如何扩展呢？此问题同样也留待大家去克服。提示：有串联与并联扩展两种方式，具体方案请查阅相关资料。自己动手丰衣足食终归是好滴！2、设计步骤 为使项目电原理图设计思路清晰，布局整齐、简洁，建议大家使用自顶向下的模块化设计思路，模块之间的电气连接采用总线连接的方式处理。 1）通过电路子图的设计，完成BCD七段显示译码电路，简称DECODER模块，如图6所示。图6 DECODER模块的生成 2）通过电路子图的设计，设计计数器，简称COUNTER模块，如图7所示。图7 计数器 此处，建议当大家将计数器设计完成后，直接将显示译码模块连接，及时进行功能验证，查看计数器设计是否有缺陷，以便于及时纠正！ 3）设计COMPARATOR模块，已完成对计数器输出的二进制结果进行比较，如图8所示。图8 封装后的COMPARATOR模块 4）加入单脉冲发生电路，将COUNTER模块、DECODER模块、COMPARATOR模块，LED灯，以及数码管一一连接，完成“点击竞速”游戏的硬件版仿真，如图9所示。图9 “点击竞速”仿真图 如果目前两位随机数生成器的仿真你已经实现，发挥你的想象，请尝试着对其进行适当的功能扩展，相信只要掌握了设计技巧，“点击竞速”也将变得更容易和有趣。 点击竞速属于时序电路与组合电路结合的综合性实验项目，该项目的完成要求具体如下： 1. 甲、乙两个按键用于模拟竞速按钮，每点击一次会完成一次计数，计数范围在0-99，如计数实现不完整只能以50%计入成绩。 2. 竞速过程会伴随数据比较，比较结果不能准确显示（指示灯显示）会酌情减分。 3. 竞速在0-99个数后能分出胜负，如比较到99后不能自动清零则会酌情减分。 4. 点击竞速还可以设置清零键，属竞速设计的加分内容。 5. 报告最后需加入本次实验的心得，字数不限，但切记雷同。 6. 报告请以“班级-学号-姓名”命名，以PDF格式上传至慕课平台。