某时序电路的外输入为X，输出为F，状态Q1Q0排序，其状态转换表如下表所示，则该电路的逻辑功能是（）。

图3.12(a)是某时序电路的状态转换图,设电路的初始状态为01,当序列X=100110(自左至右输入)时,求该电路输出Z的序列.

某电平异步时序电路有输入x₁和x₂及输出Z。当输入x₁为0，输入x₂从0跳变到1时，输出Z为1；当输入x₁为1时，输入x₂从1跳变到0时，输出Z也为1，当输入x₁和x₂相同时，输出z则为0；当为其他情况时，输出Z保持不变，试建立该电路的原始流程表。

试画出下图(a)所示时序电路的状态图，并画出对应于CP的Q₁、Q₀和输出z的波形，设电路的初始状态为00。

某同步时序电路有一个串行序列输入X，一个输出Z，当电路检测到输入序列为10时，输出为1，其他情况输出都为0，试画出该电路的原始状态图，并画出最简状态表。

某同步时序逻辑电路有一个输入X和一个输出Z，其状态如下表所示。试用PLA和T触发器实现该电路的功能。

状态表
现态		次态Q_{2}^{n+1}	Q_{1}^{n+1}/Z
Q2	Q1	X=0	X=1
0	0	00/0	01/0
0	1	11/0	01/0
1	0	11/0	01/0
1	1	00/0	00/1

某时序同步电路如表所示。若电路的初始状态为A，输入信号依次为1、1、0、1，试列出它的状态变化过程及相应的输出。

已知某时序电路的状态表如下表所示，输入为A，试画出它的状态图。如果电路的初始状态在6，输入信号A依次是0、1、0、1、1、1、1，试求其相应的输出。

 

现态 (Sn)	次态/输出(Sn+1/Z)		现态 (Sn)	次态/输出(Sn+1/Z)
	A=0	A=1		A=0	A=1
a b c	a/0 a/1 b/1	b/0 d/1 e/1	d e	d/0 b/1	c/0 a/1

某电平异步时序逻辑电路有一个输入X和一个输出Z，每当X出现一次0→1→0的跳变后，当X为1时输出Z为1，典型输入输出时间图如图所示。建立该电路的原始流程表。

用JK主从触发器和任何门电路，设计一个同步时序电路，如图7．2．6(a)所示。Q0、Q1为计数器输出端，F为分频输出端，X为控制端，CP为时钟脉冲端。 当X=1时，Q0、Q1为加法计数器输出，F为4分频输出。 当X=0时，Q0、Q1为减法计数器输出，F输出为1。 (2)把图7．2．6(a)所示时序电路外接若干器件，如图7．2．6(b)所示，试分析这个电路可构成一个几进制的计数器，简要说明理由。

试分析图题5.4所示时序电路的逻辑功能，设各触发器的初态为Q₂Q₁Q₀=000。

   

   (1) 列出状态转换表；

  (2) 说明电路的逻辑功能；

  (3) 说明电路能否自启动。