【单选题】电路如图所示，该电路为（）。 [图]A、加法运算...

电路如图所示，该电路为 ( )。

A、加法运算电路

B、减法运算电路

C、比例运算电路

D、无法判断

路如图所示，则该电路为（）。

A、加法运算电路

B、减法运算电路

C、同相比例运算电路

D、反相比例运算电路

如图所示 为带溢出检测功能的运算器该电路完成的溢出检测功能是

A、带符号数的加法溢出检测

B、带符号数的加法溢出检测

C、无符号数的加法溢出检测

D、无符号数减法的溢出检测

在题2.13图所示的加法电路中，A为集成运算放大器，流入运算放大器的电流IN=IP=0，且UN=UP，证明：

用一个全加器和一个D触发器及两个8位移位寄存器A、B构成的8位串行加法电路如图题6.5.3所示。图中，CLK为时钟输入端;为置数控制输入端，当=0时，8位被加数A_7-0和8位加数B_7-0将分别进入移位寄存器A和B;AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0;S_7-0为8位和输出端;C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_S1和D_S0端分别为串行数据输入端、输出端。试分析电路的工作原理。

在图10.7(a)所示的加法运算电路中，u11和u12的波形如图10.7(b)和(c)所示。R11=20kΩ，R12=40kΩ，RF=40kΩ。求平衡电阻R2及输出电压u0的波形。

， R₁₂=40kΩ，R_f=40kΩ。求平衡电阻R₂及输出电压u₀的波形。

在图10.7(a)所示的加法运算电路中，u_I1u_I2的波形如图10.7(b)和(c)所示。R₁₁=20kΩ，R₁₂=40kΩ，R_F=40kΩ。求平衡电阻R₂及输出电压u_O的波形。

  

在图10.7(a)所示的加法运算电路中，u_I1u_I2的波形如图10.7(b)和(c)所示。R₁₁=20kΩ，R₁₂=40kΩ，R_F=40kΩ。求平衡电阻R₂及输出电压u_O的波形。

  

  

  

用一个全加器和一个D触发器及两个8位移位寄存器A、B构成的8位串行加法电路如下图所示。图中，CLK为时钟输入端；为置数控制输入端，当时，8位被加数A_7～0和8位加数B_7～0。将分别进入移位寄存器A和B；AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0；S_7～0。为8位和输出端；C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_st和D_so段分别为串行数据输入端、输出端。试分析电路的工作原理。