第1题
第2题
第3题
第4题
A.保持
B.1
C.0
D.翻转
第5题
CMOS集成电路中,用两个电平触发D触发器组成的边沿触发器是否存在主从触发D触发器同样的缺点?为什么?
第6题
JK触发器的时钟cP及输入信号J、K的波形如图所示。试分别画出主从JK触发器和下降沿触发的边沿JK触发器的输出Q的波形。设触发器初态为0。
第7题
第8题
第9题
A、JK上升沿D下降沿
B、JK下降沿D上升沿
C、同为上升沿
D、同为下降沿
第10题
A、施密特触发器
B、单稳态触发器
C、主从结构的JK触发器
D、边沿结构的D触发器
1. 搜题次数扣减规则:
备注:网站、APP、小程序均支持文字搜题、查看答案;语音搜题、单题拍照识别、整页拍照识别仅APP、小程序支持。
2. 使用语音搜索、拍照搜索等AI功能需安装APP(或打开微信小程序)。
3. 搜题卡过期将作废,不支持退款,请在有效期内使用完毕。
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!
您认为本题答案有误,我们将认真、仔细核查,如果您知道正确答案,欢迎您来纠错