由JK触发器构成的时序电路如图所示，假设当前状态Q2 Q1 Q0为011，问经过一个时钟脉冲，触发器的状态Q2 Q1 Q0为 （）。

分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能，画出Q₁、Q₂输出波形。设初始状态是11。

图12.17所示是由两个JK触发器组成的时序逻辑电路，设开始时Q1=0，Q2=0。(1)写出两个触发器的翻转条件，画出Q2和Q1的波形图;(2)说明它是几进制计数器，是加法计数器还是减法计数器。是同步计数器还是异步计数器。

图13.17所示是由两个JK触发器组成的时序逻辑电路，设开始时Q₁=0，Q₂=0。(1)写出两个触发器的翻转条件，画出Q₂和Q₁的波形图；(2)说明它是几进制计数器，是加法计数器还是减法计数器?是同步计数器还是异步计数器?

用JK主从触发器和任何门电路，设计一个同步时序电路，如图7．2．6(a)所示。Q0、Q1为计数器输出端，F为分频输出端，X为控制端，CP为时钟脉冲端。 当X=1时，Q0、Q1为加法计数器输出，F为4分频输出。 当X=0时，Q0、Q1为减法计数器输出，F输出为1。 (2)把图7．2．6(a)所示时序电路外接若干器件，如图7．2．6(b)所示，试分析这个电路可构成一个几进制的计数器，简要说明理由。

由JK触发器和D触发器构成的电路如图P4.12（a）所示，各输入端波形如图P4.12

（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形，并说明此电路的功能。

  

设计一个同步时序电路，状态图如下图所示，X为输入，Z为输出，用JK触发器CT74LS76和四个2输入与非门CT74LS00实现。