数字钟电路子项目一：数字钟电路原理图绘制（40分） 数字...

设计一个数字钟电路，要求能用7段数码管显示0点0分0秒到23点59分59秒。(可用框图表示)

设计一个数字钟电路，要求能用7段数码管显示0点0分0秒到23点59分59秒。可用框图表示。

【简答题】数字钟﹝★﹞ 1． 任务要求 （1）开机时，显示12：00：00的时间开始计时； （2）P0.0/AD0控制“秒”的调整，每按一次加1秒； （3）P0.1/AD1控制“分”的调整，每按一次加1分； （4）P0.2/AD2控制“时”的调整，每按一次加1个小时； 请根据原理图编程实现以上功能。 2． 电路原理图图20.13． 相关基本知识 （1）动态数码显示的方法 （2）独立式按键识别过程 （3）“时”，“分”，“秒”数据送出显示处理方法

A、数码管显示电路

B、检测电路

C、滤波电路

D、稳压电路

一数字电路的时钟和输出信号波形如图所示。要实现该电路，应选用______。

    A．触发器  B．计数器

  C．施密特触发器 D．单稳态触发器

一数字电路的时钟和输出信号波形如图所示。要实现该电路，应选用______。

    A．触发器  B．计数器

  C．施密特触发器 D．单稳态触发器

一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位为A₄、A₃、A₂、A₁系统开始处于初始状态，当信号S=0，系统保持在初始状态;当S=1时，计数器A和触发器F清零。从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。A₄和A₃的值决定了系统的操作顺序。

当A₃=0时，触发器E清零，计数器继续计数。

当A₃=1时，触发器E置1，并检测A₄，A₄=0时，继续计数;A₄=1时，触发器F置1，并停止计数，回到系统初始状态。

(1)试画出该系统的ASM图

(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元

图L7-5(a)中只读存储器EPROM2716和静态RAM6116分别作为某数字系统的外部程序存储器和外部数据存储器使用。其中P0.0～P0.7、P2.0～P2.2、ALE、PSEN'、RD'、WR'为该数字系统的输入/输出(I/O)端口，ALE、PSEN'、RD'、WR'四者的时间关系如图L7-5(b)所示，集成芯片74LS273为8D触发器(具有公共时钟端CLK和清零端R'_D)，其功能如表L7-5-1所示。试分析图L7-5(a)所示电路的工作原理。

  

表L7-5-1 74LS273功能表
R'D	CLK	Di	D'i	功能
0 1 1 1	× ↑ ↑ 0	× 1 0 ×	0 1 0 Qi	清0 置1 置0 保持

  

在图10-1(见原教材)所示的数字滤波器中，假设其中从h(z)=z-k0，其中“是一个正整数，系统时钟为100kHz。

(1)假如系统中的离散连续转换电路产生的脉冲是理想冲激序列，试证明该系统实现了一个延时器电路，其输出比输入延时了

(2)假设输入信号为求输出信号。

(3)假如其中的离散-连续转换电路产生的脉冲为方波脉冲，宽度为10us,求此时的输出信号。

四路抢答装置 设计说明 接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态；主持 人将开关打开，抢答即开始，选手在定时时间内抢答时，抢答器完成：显示抢答者的指示灯点亮。当一人抢到按钮后，其余选手的按钮无效。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。设计效果如图所示：设计要点 本项目主要运用到数字电路中D触发器、CP时钟脉冲源，数据锁存等概念。在四人用的智力竞赛抢答装置线路，需注意设计抢答优先权。 首先可供参考芯片为74ls175：四D触发器74LS175，它具有公共置0端和公共CP端,触发器的工作受CLK、MR 的控制。 如上图所示，抢答电路中的CP时钟脉冲源由74LS74组成的四分频电路抢答开始时，由主持人清除信号，按下复位开关S，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。此外设计中可能还需要使用与非门、非门等门电路的参与，使得设计的功能完整。 设计测试： 接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约200Hz。 抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。抢答开始，K1、K2、K3、，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变。 重复（1）的内容，改变K1、K2、K3、K4任一个开关状态，观察抢答器的工作情况。 四路抢答装置的评分标准 四路抢答装置属于时序电路与组合电路结合的综合实验项目，该项目的完成要求具体如下： 1. 四路抢答的输入终端、主持人终端需要按键实现，抢答结果至少用指示灯显示，如基本功能不完整则按50%计分。 2. 抢答需由主持人控制，逻辑不符合抢答标准者会酌情减分。 3. 如抢答结果选用数码管显示，此内容属于实验的加分部分。 4. 报告最后需加入本次实验的心得，字数不限，但切记雷同。 5. 报告请以“班级-学号-姓名”命名，以PDF格式上传至慕课平台。