下图是一个使能端低电平有效、输出低电平有效的2-4译码器。如果使能端为高电平，那么译码器的四个输出端全部为高电平。

2线-4线译码器74Z139的输入为高电平有效，使能输入及输出均为低电平有效。试用74X139构成4线-16线译码器。

由输出低电平有效的3线-8线译码器和8选1数据选择器构成的电路如图4-20所示，

  

  (1)X₂X₁X₀=Z₂Z₁Z₀时，求输出F；

  (2)X₂X₁X₀≠Z₂Z₁Z₀时，求输出F。

电路图如图3.2.60所示。74LS154为4线—16线译码器，其中S_A、S_B为控制端，译码器工作时，它们应同时为低电平。当输入信号A₃A₂A₁A₀为0000～1111这16种状态时，输出端从到依次给出低电平输出信号。试求：

  

存储器的地址空间分布图和存储器的地址译码电路分别如图4．17(a)和(b)所示，图(b)中的A、B两组跨接端子可按要求分别进行接线，如1～4中的任一端子可以和5～7中的任一端子跨接。74139是2线—4线译码器(译码输出低电平有效)，使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接，以便使地址译码电路按图(a)的要求进行正确寻址。

存储器的地址空间分布图和存储器的地址译码电路分别如图4.17(a)和图4.17(b)所示,图4.17(b)中的A、B两组跨接端子可按要求分别进行接线,如1 ~4中的任一端子可以和5-7中的任一端子跨接。74139 是2~4线译码器(译码输出低电平有效),使能端G接地表示译码器处于正常译码状态。试完成A组跨接端子与B组跨接端子内部的连接,以便使地址译码电路按图4.17(a)的要求进行正确寻址。

试用一片图3.2.36所示4线—16线译码器74LS154及最少的门电路实现两个二位二进制数A₁A₀、B₁B₀的大小比较电路，即A＞B时，F₁=1；A＜B时，F₂=1；A=B时，F₃=1。74LS154的、为选通输入端，低电平有效：为输出端，译中时为0。

  

  (1)列出真值表。

  (2)列出电路输出函数F₁、F₂、F₃的表达式。

  (3)画出其接线图。

画出用两片4线-16线译码器74LS154组成5线-32线译码器的接线图。图4.11.1是74LS154的逻辑框图，图中的S'_A、S'_B是两个控制端(亦称片选端)，译码器工作时应使S'_A和S'_B同时为低电平。当输入信号A₃A₂A₁A₀为0000～1111这16种状态时，输出端从Y'₀到Y'₁₅依次给出低电平输出信号。

试题二（共15分）

阅读下列说明和图，回答问题1至问题3，将解答填入答题纸的对应栏内。

【说明】

在某嵌入式系统设计中，使用8片RAM进行64KRAM的外部存储器扩展，如图2-1所示。该CPU共有16根地址线，8根数据线，在设计中，利用CPU的作为访问控制信号，该访问控制信号低电平有效。另外，作为读写命令信号（高电平为读，低电平为写）。8片8Kx8位的RAM芯片与CPU相连，RAM芯片的片选内部为上拉电阻到电源，各个RAM芯片的片选信号和74138译码器的输出相连，译码器的地址选择端连接到CPU的A13，A14，A15地址线上。

【问题1】（8分）

根据上图所示，写出RAM0，RAM1和RAM7的地址范围（请用16进制进行表示）。

RAM0: (1)

RAM1: (2)

RAM7: (3)

若CPU操作的地址总线为A800H，结合图2-1所示的示意图，CPU访问的是哪个RAM存储器(4)。

【问题2】（4分）

如果运行时发现不论往哪片RAM写入数据后，以C000H为起始地址的存储芯片都有与其相同的数据，假设芯片与译码器可靠工作，则说明：

(1) RAM0～RAM7中(1) 的片选输入端总是处于低电平。

(2)如果有问题的存储芯片的片选输入端总是处于低电平，以下可能原因中描述不正确的是(2) 。

A．该存储芯片的CS端与存储芯片的端错连或短路

B．该存储芯片的CS端与CPU的端错连或短路

C．该存储芯片的CS端与地线错连或短路

D．该存储芯片的CS端悬空

【问题3】（3分）

根据连接图，若出现地址线A15与CPU断线，并搭接到高电平上，下面描述中正确的是( )。（该题为多选题）

A．此时存储器只能寻址A15=1的地址空间

B．此时存储器只能寻址总共64K字节空间的高32K字节地址空间

C．此时访问64K字节空间的高32K字节地址空间时会错误地访问到低32K字节地址空间

D．此时访问64K字节空间的低32K字节地址空间时会错误地访问到高32K字节地址空间

设CPU共有16根地址线,8根数据线,并用作为访存控制信号(低电平有效),用作为读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片:1 Kx4位RAM,4Kx8位RAM ,2Kx8位ROM以及74138译码器和各种门电路，如图4.14所示。画出CPU与存储芯片的连接图,要求:

(1)主存地址空间分配:8000H~87FFH为系统程序区;8800H~8BFFH为用户程序区。

(2)合理选用上述存储芯片,说明各选几片。

(3)详细画出存储芯片的片选逻辑。