有符号数加法器： 考虑一个有符号加法器，符号数的表示规则是最高位表示符号，其余位表示绝对值大小。如“0011”表示3，“1011”表示-3。 实数的加法分为两种情况： 同号 异号

运算器在执行两个用补码表示的整数加法时，下面判断是否溢出的规则中哪一个是正确的?

A．两个整数相加，若最高位(符号位)有进位，则一定发生溢出

B．两个整数相加，若结果的符号位为0，则一定发生溢出

C．两个整数相加，若结果的符号位为1，则一定发生溢出

D．两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出

关于运算器在执行两个用补码表示的整数加法，下面判断是否溢出的规则中( )是正确的。

A．两个整数相加，若最高位(符号位)有进位，则一定发生溢出

B．两个整数相加，若结果的符号位为0，则一定发生溢出

C．两个整数相加，若结果的符号位为1，则一定发生溢出

D．两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出

全加器是由两个加数Xi和Yi以及低位来的进位Ci-1作为输入，产生向高位的进位Ci以及本位利Si的逻辑电路。(65)和(66)分别是进位和本位和的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si=(67)。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i =1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，CO=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为(68)和(69)。

A．XiYi+XiCi-1+YiCi-1

B．XiYi+XiSj+YiSi

C．XiYi+XiCi-1+YiCi-1

D．(XiYi+XiYi).Ci-1

●全加器是由两个加数Xi和Yi以及低位来的进位C i-1作为输入，产生本位和Si以及向高位的进位Ci的逻辑电路。 (51) 和 (52) 分别是Si和Ci的正确逻辑表达式。全加器亦可通过半加器来实现，此时Si= (53) 。若某计算机采用8位带符号补码表示整数，则可由8个全加器(i=1，2，……8，i=8为最高位，即符号位)串接构成8位加法器，C0=0。该加法器有一个状态寄存器，记录运算结果的状态。其中，N和V分别表示符号位与溢出标志位，则其逻辑表达式分别为 (54) 和 (55) 。

ARM处理器用一条指令完成有条件的无符号数加法运算，并更新CPSR中的状态，条件是如果相等, 要求指令执行R1＋R2，结果送R3中，则这条指令为___【15】____；如果条件是大于，要求指令执行R1－R2，结果放R3中，则该指令为___【16】___。

某8421码十进制加法计数器集成单元的逻辑符号如图所示，其中C是进位输出端，加法计数到1001后输出脉冲；Q_A是最低位触发器输出端，Q_D是最高位触发器输出端；是复位端。请在图上加上适当的连接线及门电路，构成61进制计数器。

  

两个n位数(包括1位符号位)相乘，乘积一般为2n-2位。一个采用原码一位乘法实现这两个数相乘的运算器，其加法器的位数一般为()

A、2n位

B、2n-2位

C、n位

D、n+2位

某字长为8位的计算机中，x和y为无符号整数，已知x=68. y=80，x和y分别存放在寄存器A和B中。请回答下列问题(要求最终用十六进制表示二进制序列)。

( 1)寄存器A和B中的内容分别是什么?

(2)若x和y相加后的结果存放在寄存器C中，则寄存器C中的内容是什么?运算结果是否正确?加法器最高位的进位Cout是什么?零标志ZF和进位标志CF各是什么?

(3)若x和y相减后的结果存放在寄存器D中，则寄存器D中的内容是什么?运算结果是否正确?加法器最高位的进位Cout是什么?零标志ZF和借位标志CF各是什么?

(4)无符号整数加/减运算时，加法器最高位进位Cout的含义是什么?它与进1借位标志CF的关系是什么?

下列关于原码和补码的叙述，正确的是

A.用原码表示时，数值0 有一种表示方式

B.用补码表示时，数值0 有两种表示方式

C.数值用补码表示后，加法和减法运算可以统一使用加法器完成

D.将原码的符号位保持不变，数值位各位取反再末位加1，就可以将原码转换为补码

A. 两个整数相加，若最高位(符号位)有进位，则一定发生溢出

B. 两个整数相加，若结果的符号位为0，则一定发生溢出

C. 两个整数相加，若结果的符号位为1，则一定发生溢出

D. 两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出