图题所示电路为（）

用一个全加器和一个D触发器及两个8位移位寄存器A、B构成的8位串行加法电路如图题6.5.3所示。图中，CLK为时钟输入端;为置数控制输入端，当=0时，8位被加数A_7-0和8位加数B_7-0将分别进入移位寄存器A和B;AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0;S_7-0为8位和输出端;C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_S1和D_S0端分别为串行数据输入端、输出端。试分析电路的工作原理。

用一个全加器和一个D触发器及两个8位移位寄存器A、B构成的8位串行加法电路如下图所示。图中，CLK为时钟输入端；为置数控制输入端，当时，8位被加数A_7～0和8位加数B_7～0。将分别进入移位寄存器A和B；AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0；S_7～0。为8位和输出端；C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_st和D_so段分别为串行数据输入端、输出端。试分析电路的工作原理。

 

试分析图所示由移位寄存器74LS178组成的电路，画出完整的状态图，写出Q_D的输出序列，并说明电路的功能。图中的门分别为异或门、或门和非门。74LS178的功能表如下表所示。

  

输 入					输 出
Ctrl	LD	CLK	SR	并行	QAn+1QBn+1QCn+1QDn+1
				A B C D
×	×	H	×	× × × ×	QAnQBnQCnQDn
L	L	↓	×	× × × ×	QAnQBnQCnQDn
L	H	↓	×	a b c d	a b c d
H	×	↓	H	× × × ×	H QBn+1QCn+1QDn+1
H	×	↓	L	× × × ×	L QBn+1QCn+1QDn+1

如图所示的寄存器电路，它是（ ）寄存器。

A、数码

B、左移位

C、右移位

D、双向移位

分析图13.12所示电路寄存数码的原理和过程，说明它是数码寄存器还是移位寄存器。

  

分析图12.12所示电路寄存数码的原理和过程，说明它是数码寄存器还是移位寄存器。

试将教材图13.3.2所示右移位寄存器改为左移位寄存器。

把串行输入的数据转换为并行输出的数据,可以使用()

A.寄存器

B.移位寄存器

C.计数器

D.存储器

一个11位左移移位寄存器和两个同步时序电路相连，如图(a)所示。这两个同步时序电路的状态如图(b)所示。设寄存器的状态为01101000100，两个时序电路均处于00状态，试确定在11个CP脉冲作用下Z₂的输出序列。