[图] 1）试写出该图中所示存储器系统的存储容量（2分） 2...

四、画图及分析题（19分） 1. 在下图所示的8031扩展系统中，用一片EPROM27256作32KB片外程序存储器，用一片静态RAM62256作32KB片外数据存储器。图中27256的片选端通过非门接8031的P2.7；62256的片选端接8031的P2.7。请回答： （1） EPROM27256和RAM62256的地址范围分别是什么？（2分） （2） 请用文字描述8031的PSEN、EA、 RD、 WR信号分别接到27256或62256的哪个引脚。（4分）2.二极管与单片机连接如下图所示，P2口连接8个发光二极管，两个独立按键K3、K4分别连接外部中断INT0（P3.2），外部中断INT1（P3.3）。 （1）编程实现无中断时，发光二极管常亮，有外部中断INT0时8位二极管依次从上到下点亮一遍，有外部中断INT1时8位二极管依次从下到上点亮一遍。（6分） （2）如何验证中断查询的自然优先顺序（第二优先顺序），文字写出验证方法及应该观察到的验证结果。（3分） （3）通过设置两个外部中断的优先级，应该观察到怎样的二极管点亮现象才能验证中断的优先级结构，只需写出怎样设置优先级及观察到的现象，无需写出代码。 （提示：①低优先级中断运行中遇到高优先级中断应观察到发光二极管什么现象？ ②高优先级中断运行中遇到低优先级中断或同级中断应观察到发光二极管什么现象？（4分）附录： 字节地址 SFR D7 D6 D5 D4 D3 D2 D1 D0 D0H PSW Cy AC F0 RS1 RS0 OV - P B8H IP - - - PS PT1 PX1 PT0 PX0 A8H IE EA - - ES ET1 EX1 ET0 EX0 98H SCON SM0 SM1 SM2 REN TB8 RB8 TI RI 89H TMOD GATE C/T M1 M0 GATE C/T M1 M0 88H TCON TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 87H PCON SMOD - - - GF1 GF0 PD IDL 外部中断0、T0溢出、外部中断1、T1溢出、串口的中断矢量单元分别为：0003H 000BH 0013H 001BH 0023H

RAM 2114芯片(容量为1 K×4位)和3线-8线译码器74HCl38的简化框图如图6．4．3所示，试用这两种类型的芯片组成4 K×8位的存储器系统，写出设计思想，画出逻辑图。

图题4.4.15所示为8x8个LED阵列显示示意图。3线一8线译码器控制逐行扫描，从上到下每次显示一行。存储阵列共有8x8个存储单元，每个单元存放1位显示的数据，需要显示的点存1，否则存0。地址线W₂W₁W₀从000到111变化时，每次将一组8个数据送到输出端，控制发光二极管，需要发光的二极管接1，否则接0。如要显示的字型如图题4.4.15(b)所示，试写出存储器存放的数据。若入的视觉暂留时间为0.05秒，在满足LED阵列图像稳定不闪烁的情况下，试计算地址变换的最低频率。

试题二（共15分）

阅读下列说明和图，回答问题1至问题3，将解答填入答题纸的对应栏内。

【说明】

在某嵌入式系统设计中，使用8片RAM进行64KRAM的外部存储器扩展，如图2-1所示。该CPU共有16根地址线，8根数据线，在设计中，利用CPU的作为访问控制信号，该访问控制信号低电平有效。另外，作为读写命令信号（高电平为读，低电平为写）。8片8Kx8位的RAM芯片与CPU相连，RAM芯片的片选内部为上拉电阻到电源，各个RAM芯片的片选信号和74138译码器的输出相连，译码器的地址选择端连接到CPU的A13，A14，A15地址线上。

【问题1】（8分）

根据上图所示，写出RAM0，RAM1和RAM7的地址范围（请用16进制进行表示）。

RAM0: (1)

RAM1: (2)

RAM7: (3)

若CPU操作的地址总线为A800H，结合图2-1所示的示意图，CPU访问的是哪个RAM存储器(4)。

【问题2】（4分）

如果运行时发现不论往哪片RAM写入数据后，以C000H为起始地址的存储芯片都有与其相同的数据，假设芯片与译码器可靠工作，则说明：

(1) RAM0～RAM7中(1) 的片选输入端总是处于低电平。

(2)如果有问题的存储芯片的片选输入端总是处于低电平，以下可能原因中描述不正确的是(2) 。

A．该存储芯片的CS端与存储芯片的端错连或短路

B．该存储芯片的CS端与CPU的端错连或短路

C．该存储芯片的CS端与地线错连或短路

D．该存储芯片的CS端悬空

【问题3】（3分）

根据连接图，若出现地址线A15与CPU断线，并搭接到高电平上，下面描述中正确的是( )。（该题为多选题）

A．此时存储器只能寻址A15=1的地址空间

B．此时存储器只能寻址总共64K字节空间的高32K字节地址空间

C．此时访问64K字节空间的高32K字节地址空间时会错误地访问到低32K字节地址空间

D．此时访问64K字节空间的低32K字节地址空间时会错误地访问到高32K字节地址空间

LOAD(取数)指令的功能是将取出的数据装入累加器AC。存储器和寄存器R1的内容如下图所示。假设现执行指令LOAD 800或LOAD R1，用立即寻址、直接寻址、间接寻址、变址寻址、寄存器寻址、寄存器间接寻址六种不同的寻址方式，分别写出在各种寻址方式下装入AC的值是多少(假定R1也可作为变址寄存器)?

设CPU内部结构如图10．11所示，且PC有自动加1功能。此外还有B、C、D、E、H、L六个寄存器(图中未画)，它们各自的输入端和输出端都与内部总线Bus相连，并分别受控制信号控制。要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。 (1)ADD B，C ；(B)+(C)→B (2)SUB E，@H ；(E)-((H))→E 寄存器间接寻址 (3)STA @mem ；ACC→((mem)) 存储器间接寻址

。请写出两条指令把字变量X装入AX寄存器。

下面的一段MIPS汇编程序是计算高斯消去法中的关键一步， 用于完成下面公式的

计算:

Y=a×X+Y

其浮点指令延迟如表4.3所示，整数指令均为1个时钟周期完成，浮点和整数部件均采

用流水。整数操作之间以及与其它所有浮点操作之间的延迟为0，转移指令的延迟为0。x

中的最后一个元素存放在存储器中的地址为DONE。

(1)对于标准的 MIPS单流水线，上述循环计算一个Y值需要多少时间?其中有多少空转周期?

(2)对于标准的 MIPS单流水线，将上述循环顺序展开4次，不进行任何指令调度，计算一个Y值平均需要多少时间?加速比是多少?其加速是如何获得的?

(3)对于标准的MIPS单流水线，将上述循环顺序展开4次，优化和调度指令，使循环处理时间达到最优，计算-一个Y值平均需要多少时间?加速比是多少?

(4)对于采用如图 4.8前瞻执行机制的MIPS处理器(只有一个整数部件)。当循环第二次，执行到BNEZ R3,FOO

时，写出前面所有指令的状态，包括指令使用的保留站、指令起始节拍，执行节拍和写结果节拍，并写出处理器当前的状态。

(5)对于2路超标量的MIPS流水线，设有两个指令流出部件，可以流出任意组合的指令，系统中的功能部件数量不受限制。将上述循环展开4次，优化和调度指令，使循环处理时间达到最优。计算-一个Y值平均需要多少时间?加速比是多少?

(6)对于 如图4.13结构的超长指令字MIPS处理器，将上述循环展开4次，优化和调度指令，使循环处理时间达到最优。计算一个Y值平均需要多少时间?加速比是多少?