如图所示逻辑电路为（）。

如图所示时序逻辑电路为（ ）计数器。

A、异步二进制

B、异步十进制

C、同步十进制

D、同步二进制

下图所示时序逻辑电路的逻辑功能为：。

A、异步六进制减法计数器

B、异步四进制加法计数器

C、同步四进制加法计数器

D、异步二进制减法计数器

下列不属于时序逻辑电路的计数器进制的为()。

A、二进制计数器

B、十进制计数器

C、N 进制计数器

D、脉冲计数器

设计一个同步时序逻辑电路，当输入信号X=0时，按二进制规律递增计数：当输入信号X=1时，按循环码计数，其状态转换图如图(a)所示。要求用两个如图(b)所示的JK触发器及若干与或非门实现，且电路最简。

  

在数字电路中。为实现数据分配功能，常使用的中规模逻辑器件为：

  A．带使能端的数据选择器  B．二进制计数器

  C．数值比较器  D．带使能端的二进制译码器

分析某时序逻辑电路的状态表，判定它是（ ）。

A、二进制计数器

B、移位寄存器

C、十进制计数

D、二进制计数器

如图所示电路为（ ）进制（ ）计数器。

A、四 加法

B、八 减法

C、八 加法

D、四 减法

如图所示逻辑电路由CT74161(同步四位二进制计数器)和CT74151(八选一数据选择器)组成。

  

某计数器电路如图所示，则该计数器为（ ）。

A、5进制计数器

B、6进制计数器

C、7进制计数器

D、8进制计数器

电路电路如图所示。该电路实现（ ）进制计数器。