MPI组态中，全局数据组只能是一个CPU为发送端，一个CPU为接收端。

下面一段叙述中，有Ⅰ～Ⅳ共4个空缺： 8237接收到通道请求(Ⅰ)信号后，向CPU发出DMA请求信号(Ⅱ)，CPU接收到该信号后，在当前总线周期结束之后让出总线，并使总线允许信号(Ⅲ)有效：当 8237获得CPU送来的该信号后，便产生(Ⅳ)信号送到相应的外设喘口，表示DMA控制器响应外设的DMA请求，从而进入DMA服务过程。关于填写Ⅰ～Ⅳ的选项中，正确的是( )。

A．Ⅰ～Ⅳ分别为DREQ、DACK、HRQ、HLDA

B．Ⅰ～Ⅳ分别为DREQ、HLDA、DACK、HRQ

C．Ⅰ～Ⅳ分别为HRQ、DREQ、DACK、HLDA

D．Ⅰ～Ⅳ分别为DREQ、HRQ、HLDA、DACK

STEP7可以将 CPU中的程序和组态信息上载到 PG/PC的项目中来。但只能将一个 PLC的全部内容整个上载到项目中 ,不能单独上载用户程序块或硬件组态信息。()

一某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内，该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒。因此，该系统可以每秒跟踪(31)次中断请求。

A．N/(NX+Y)

B．N/(X+Y)N

C．MIN[1/X，1/Y]

D．MAX[1/X，1/Y]

一某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内，该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒。因此，该系统可以每秒跟踪(54)次中断请求。

A．N/(NX+Y)

B．N/(X+Y)N

C．MIN [1/X,1/Y]

D．MAX[1/X.1/Y]

下列各组设备中，完全属于外部设备的一组是( )。

A．CPU、硬盘和打印机

B．CPU、内存和软驱

C．内存、显示器和键盘

D．硬盘、软驱和键盘

下列各组设备中，完全属于外部设备的一组是( )。

A．CPU、硬盘和打印机

B．CPU、内存和软驱

C．内存、显示器和键盘

D．硬盘、软驱和键盘

试题（16）

假设单个CPU的性能为1，则由n个这种CPU组成的多处理机系统的性能P为：

其中，a是一个表示开销的常数。例如，a=0.1，n=4时，P约为3。也就是说，由4个这种CPU组成的多机系统的性能约为3。该公式表明，多机系统的性能有一个上限，不管n如何增加，P都不会超过某个值。当a=0.1时，这个上限是 （16） 。

（16）

A. 5

B. 10

C. 15

D. 20

在单总线结构的CPU中，连接在总线上的多个部件________。

A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据

B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据

C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据

下列说法中，正确的是( )。

A、中央处理器CPU内部有寄存器组，用来储存将要处理的数据。

B、GPU与CPU的功能是一样的，只是叫法不同。

C、图灵机是一种可计算的、具体的物理机器。

D、不同厂家生产的CPU所能处理的指令集是相同的。