假设有一台RISC机器，CPU采用流水线结构，cache 采用哈佛结构（即指令cache和数据cache分离），只有lo

Pentium的指令cache和数据cache有何特点?它们是如何改进：Pentium的流水线操作性能的?

下列属于奔腾芯片的技术特点的是( )。

Ⅰ．超流水线技术

Ⅱ．采用ISA标准的局部总线

Ⅲ．双Cache的哈佛结构，将指令和数据分开

Ⅳ．增强的128位数据总线

Ⅴ．超标量技术

Ⅵ．错误检测及功能冗余校验技术

A．Ⅱ、Ⅳ、Ⅴ和Ⅵ

B．Ⅰ、Ⅱ、Ⅲ、Ⅴ、Ⅵ

C．Ⅰ、Ⅲ、Ⅴ和Ⅵ

D．全部

设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache，已知该Cache的读/写时间为10ns，取指令的命中率为98%，取数的命中率为95%。在执行某类程序时，约有1/5指令需要存 /取一个操作数。假设指令流水线在任何时候都不阻塞，则设置Cache后，每条指令的平均访存时间约为(23)。

A．12ns

B．15ns

C．18ns

D．120ns

A：弥补外存容量不足

B：弥补主存容量不足

C：加快指令执行速度

D：对外存和主存进行管理

具有指令流水线结构的CPU，一般情况下指令的执行时间主要取决于( )。

A．指令执行的步骤

B．CPU有无等待状态

C．CPU的时钟周期

D．CPU内的Cache存储器大小

具有指令流水线结构的CPU，一般情况下指令的执行时间主要取决于( )。

A．指令执行的步骤

B．CPU有无等待状态

C．CPU的时钟周期

D．CPU内的cache存储器大小

具有指令流水线结构的CPU，一般情况下指令的执行时间主要取决于( )。

A．指令执行的步骤，

B．CPU有无等待状态

C．CPU的时钟周期

D．CPU内的Cache存储器大小

A、降低Cache的缺失损

B、提高Cache的命中率

C、降低CPU平均访问时间，平均访问时间

D、减少指令流水线资源冲突

具有指令流水线结构的CPU，一般情况下指令的执行时间主要取决于(66)。

A．执行指令的步骤

B．CPU有无等待状态

C．CPU的时钟周期

D．CPU内的Cache存储器大小

假设对指令Cache的访问占全部访问的75％，而对数据Cache的访问占全部访问的25％。Cache的命中时间为一个时钟周期，失效开销为50个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，64 KB的指令Cache的失效率为0．15％，64 KB的数据Cache的失效率为3．77％，128 KB的混合Cache的失效率为1．35％。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为64 KB的分离Cache和容量为128 KB的混合Cache相比，哪种Cache的失效率更低?两种情况下平均访存时间各是多少?