第1题
第2题
第3题
A、主动串行配置。
B、JTAG配置。
C、SRAM配置。
D、被动串行配置。
第4题
第5题
A、CPLD器件内部为SRAM工艺,断电后编程信息立即丢失。
B、FPGA器件为EEPROM或FLAsH工艺,被编程后断电非易失。
C、CPLD器件为分段式互连结构,内部延时与器件结构和逻辑连接等有关,因此传输时延不可预测
D、CPLD器件为连续式互连结构,内部各模块之间具有固定时延的快速互连通道,可预测延时
第6题
A、GAL和 FPGA
B、GAL和 PAL
C、GAL和PROM
D、FPGA和PAL
第7题
第8题
第9题
第10题
1. 搜题次数扣减规则:
备注:网站、APP、小程序均支持文字搜题、查看答案;语音搜题、单题拍照识别、整页拍照识别仅APP、小程序支持。
2. 使用语音搜索、拍照搜索等AI功能需安装APP(或打开微信小程序)。
3. 搜题卡过期将作废,不支持退款,请在有效期内使用完毕。
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!
您认为本题答案有误,我们将认真、仔细核查,如果您知道正确答案,欢迎您来纠错