将256×1位ROM扩展为1024×1位ROM，地址线为 根。

某ROM芯片有8根地址线(A0～A7)，有4根数据输出线(D0～D3)，则ROM的容量为( )。

A．16×4位

B．32×4位

C．256×4位

D．1024×1位

用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为(1)根，数据线为(2)根；ROM需要(3)片，RAM需要(4)片。

CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。

A．18

B．9

C．16

D．8

A、1

B、2

C、4

D、8

已知某CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号(低电平有效)。现有下列存储芯片：1 K×4位ROM、2 K×4位ROM、4 K×8位ROM、4 K×8位RAM、8 K×4位RAM、8 K×8位RAM和非门、与非门、或非门若干，如下图所示。试对该机存储系统进行设计，要求：0～2 047为系统程序区，4 096～16 383为用户程序区，在不浪费存储容量的基础上使用最少数量的存储芯片。

(1)画出主存地址空间分配示意图；

(2)说明使用存储芯片的种类及数量；

(3)使用所给门电路画出存储芯片片选逻辑图(片选信号低电平有效)。

A、2

B、4

C、8

D、10

80C51同时并行扩展外ROM和外RAM时，共同使用16位地址线和8位数据线，为什么两个存储空间不会发生冲突？

某计算机的主存地址空间中，从地址0000H～3FFH为ROM为ROM存储区域，从4000H～7FFFH为保留地址区域暂时不用，其余空间为RAM地址区域。CPU的地址线为A15～A0，数据线为D7～D10，现采用8K×8位的ROM和4K×8位的RAM设计本机的存储系统。 (1)计算实现该机的存储系统所需要的RAM和ROM的数量。 (2)完成存储系统设计应与CPU连接。

A、8

B、12

C、13

D、14