用触发器设计一个输出为1，3，8的电路，需要几个触发器

用触发器实现同步时序电路。 (1)用J-K触发器设计一个模为8的格雷码同步计数器。 (2)用D触发器设计上述题目。 (3)几点说明。

用一个全加器和一个D触发器及两个8位移位寄存器A、B构成的8位串行加法电路如图题6.5.3所示。图中，CLK为时钟输入端;为置数控制输入端，当=0时，8位被加数A_7-0和8位加数B_7-0将分别进入移位寄存器A和B;AE为加运算控制端，当AE=1时，进行串行加法运算，输入8个时钟脉冲后恢复为0;S_7-0为8位和输出端;C为进位输出端。移位寄存器A、B的CP端为时钟输入端，端为并行置数控制端，D_S1和D_S0端分别为串行数据输入端、输出端。试分析电路的工作原理。

由两个D触发器组成的电路及输入波形如图4．3．8(a)、(b)所示，设Q1、Q2的初态均为0。试画出Q1、Q2的输出波形。

A、3

B、6

C、8

D、16

此题为判断题(对，错)。

二、填空题 （将正确的答案写在下画线的空位上，每空1分，共22分） 1、在本征半导体中加入五价元素可以形成 半导体，加入三价元素可以形成 半导体。 2、 二极管正常工作时处于 击穿状态。 3、共发射极放大电路中要保证集电结反偏， 正偏，使三极管工作在 区。 4、放大电路的 与 的比值，称为放大电路的输入电阻。 5、理想运放工作在饱和区时输出电压只有两种可能：+Uo (sat) 或–Uo (sat) 。当 u+> u－时，uo = ；u+< u－时，uo = 。 6、全波整流电路的优点是利用了电源的 个周期，所以电源利用率高，输出波形的脉动 。 7、逻辑代数基本定理中反演律公式：= ,= 。 8、“或”逻辑表达式为Y = A + B，当A=0，B=0时，Y= ；当A=1，B=1时， Y= 。 9、当一个逻辑函数包含有三个逻辑变量时，卡诺图共有 个小方格，每个小方格对应一个 。 10、基本RS触发器，当=0，=1时，将使Q= 。当=1，=1时，触发器状态 。 11、D触发器在 上升沿前接收信号，上升沿时触发器 。

下图是并行3位ADC电路，下列说法错误的是哪一个？

A、电路中有8个电阻，其功能是对参考电压进行分压，形成比较门限；

B、电路中有7个比较器，它们输出的是模拟信号；

C、电路中有7个D触发器，受同一时钟控制，其功能是让比较器的输出信号同步达到编码器，避免因到达不同步而引起的编码错误。

D、编码器电路中使用了异或逻辑门。