假定整数加法指令、整数减法指令和移位指令所需时钟周期（CPI）都为1，整数乘法指令所需时钟周期为10。若x为整型变量，为了使计算54*x所用时钟周期数最少，编译器应选用的最佳指令序列为（）。

A、1条乘法指令

B、1条左移指令

C、1条左移指令和1条加法指令

D、两条左移指令和两条加法指令

SBB是什么指令()

A、加法指令

B、减法指令

C、乘法指令

D、除法指令

计算mod5的整数的加法表、乘法表和减法表。

数字系统中，乘法通常用()实现

A.减法器

B.加法器

C.加法和移位操作

D.减法和移位操作

在下列不同结构的处理机上执行6×6的矩阵乘法C=A×B，计算所需要的最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过“取指令”和“指令译码”的时钟周期，每个时钟周期为20ns，C的初始值为“0”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。如果处理机内只有一个通用操作部件，采用顺序方式执行指令，那么所需要的时间为(25)。如果单流水线标量处理机，有一条两个功能的静态流水线，流水线每个功能段的延迟时间均为一个时钟周期，加法操作和乘法操作各经过3个功能段，那么所需要的时间为(26)。

A．39.6ms

B．72.8ms

C．52.8ms

D．105.6ms

在下列不同结构的处理机上执行6x6的矩阵乘法C：A×B，计算所需要的最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过“取指令”和“指令译码”的时钟周期，每个时钟周期为20ns，C的初始值为“0”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。如果处理机内只有一个通用操作部件，采用顺序方式执行指令，那么所需要的时间为(5)。如果单流水线标量处理机，有一条两个功能的静态流水线，流水线每个功能段的延迟时间均为一个时钟周期，加法操作和乘法操作各经过3个功能段，那么所需要的时间为(6)。

A．105.6ms

B．52.8ms

C．39.6ms

D．72.8ms

将整数5,5,5,1经过加工后得到结果为 24所用的原理是()。

A、乘法对加法的结合律

B、乘法对减法的结合律

C、乘法对加法的分配率

D、乘法对减法的分配率

在下列不同结构的处理机上执行6x6的矩阵乘法C：A×B，计算所需要的最短时间。只计算乘法指令和加法指在下列不同结构的处理机上执行6x6的矩阵乘法C：A×B，计算所需要的最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过“取指令”和“指令译码”的时钟周期，每个时钟周期为20ns，C的初始值为“0”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。如果处理机内只有一个通用操作部件，采用顺序方式执行指令，那么所需要的时间为（）

A．105．6ms

B．52．8ms

C．39．6ms

D．72．8ms

假设浮点功能部件的延迟时间为：加法2个时钟周期，乘法10个时钟周期，除法40个时钟周期。对于下面的代码段，在基于Tomasulo算法的支持前瞻执行的浮点部件的结构上，给出当指令MUL．D即将确认时的状态表内容。 L．D F6，34(R2) L．D F2，45(R3) MUL．D F0，F2，F4 SUB．D F8，F6，F2 DIV．D F10，F0，F6 ADD．D F6，F8，F2

在整数环中没有哪种运算?

A、加法

B、除法

C、减法

D、乘法