下图中，T3CCP2的作用是（）

利用CT74LS161做成清零型13进制计数器，利用清零端完成清零。其输出端Q₃Q₂Q₁Q₀为1011状态时，执行清零操作。()

电路如下图所示，其中74LS93为2-8分频异步2/16进制加法计数器，当R0(1)=R0(2)=1时，将计数器清零，问：

一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位为A₄、A₃、A₂、A₁系统开始处于初始状态，当信号S=0，系统保持在初始状态;当S=1时，计数器A和触发器F清零。从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。A₄和A₃的值决定了系统的操作顺序。

当A₃=0时，触发器E清零，计数器继续计数。

当A₃=1时，触发器E置1，并检测A₄，A₄=0时，继续计数;A₄=1时，触发器F置1，并停止计数，回到系统初始状态。

(1)试画出该系统的ASM图

(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元

图8．4．3所示为计数型A／D转换器框图。设图中D／A转换器最大输出电压vOmax=5 V，vI为被测信号，X为转换器控制信号，CP为时钟脉冲，转换器工作前X=0，

使计数器清零。已知vI＞vO时，vC=1；vI≤vO时，vC=0。当vI=1．2 V时，试问： (1)输出端的二进制数Q4Q3Q2Q1Q0=? (2)转换误差为多少伏? (3)如何提高转换精度?

T1175、T3175、T4175是含有四个上升沿触发的D触发器的集成电路，其外引线排列如图所示。图中1D、2D、3D、4D分别是四个D触发器的D输入端，1Q～4Q、分别是四个D触发器的输出端。四个D触发器的CP端连接在一起，从9脚引出。端(引脚1)是公共的直接清零端，当=0时，1Q～4Q均0。现用此集成芯片构成移位寄存器，试画出在下列两种情况下芯片外引脚之间的连接图：

  

如图41所示的CC4015四位移位寄存器，若CP和D_S的波形如图42所示，试画出Q₀、Q₁、Q₂和Q₃的波形(设寄存器已先清零)。

  

  

逻辑电路如图4.2.35所示，画出触发器F₂输出Q₂的波形(R为直接清零端)。

  

在图Ⅲ-10所示电路中，CP脉冲到来前先清零。试画出Q₁、、Q₂、的波形，并说明该电路是几进制的计数器。

  

JK触发器组成如图4.2.5所示的电路，其中为置位端，为清零端。试分析电路功能，将信号、D、CP、A和Qⁿ⁺¹的关系列成功能表的形式。若_已知、D、CP、A的波形如图4.2.5(b)所示，试画出Q端波形。