（）是可编程序控制器存放系统程序、用户程序、和运行数据的单元

A. 编程器

B. 中央处理器

C. 输入单元

D. 存储器

A、基本单元、编程器、用户程序

B、基本单元、扩展单元、用户程序

C、基本单元、扩展单元、编程器

D、基本单元、扩展单元、编程器、用户程序

存储器是计算机系统的记忆设备，它主要用于存放(1)，而存储单元是指一(2)。存储器系统由分布在计算机各个不同部件的多种存储设备组成：位于CPU内部的寄存器，以及用于CPU的控制存储器。内部存储器是可以被处理器直接存取的存储器，又称为主存储器。它主要由(3)半导体存储器构成。存储器系统的性能主要由存取时间、存储器带宽、存储器周期和数据传输率等来衡量，其中存储周期指的是(4)。若一存储器的存储器周期是500ns，而每个周期可访问4字节。则该存储器的带宽是(5)。

A．程序

B．微程序

C．数据

D．三者均正确

一个完整的计算机系统是由______组成。

  A．硬件系统和软件系统

  B．运算单元、控制单元、存储器、输入设备和输出设备

  C．程序和有关程序的说明资料

  D．CPU和程序

阅读以下说明和x86汇编语言代码，根据要求回答问题1至问题3。表6-3所示为 x86系统指令及寄存器说明表。

[说明]

在计算机控制中，有些数据补偿、计算及转换等参数的计算非常复杂，编程难，程序长且运算费时，但是用数表却比较容易实现。

设有256个字节的数据，已按从小到大的顺序存放在以BINTAB为首地址的数据区单元中，现要求查找其中值为126的数据，用对分查表法查询的汇编程序如下：

[汇编程序代码]

DATA SEGMENT

BINTAB DBl8，25，32，46，56，78，… ；第1～100个数据

DB 90，95，99，100，106，126，… ；第101～200个数据

DB 189，195，197，202，206，216，… ；第201～256个数据

COUNT EQU 256

FLAG DW ?

KEY EQU (1)

DATA ENDS

STAK SEGMENT

STPN DB 20 DUP(?)

STAK ENDS

CODE SEGMENT

ASSUME CS,CODE, DS,DATA, ES:DATA, SS:STAK

BINSEAT PROC FAR

START, MOV AX, DATA

MOV DS, AX

MOV ES, AX

LEA SI, BINTAB

MOV CX, COUNT

MOV DX, 1

MOV AX, SI

ADD AX, CX

MOV DI, AX

MOV AL, KEY

LOP0, MOV BX, SI

ADD BX, DI

SHR BX, 1

CMP AL, [BX]

JZ FOUND

PUSHF

(2)

JZ NFOUND

POPF

JL LESS

MOV SI, BX

JMP NEXT

LESS, (3)

NEXT, (4)

JMP LOP0

NFOUND: MOV AX, DX ;未找到，标志全1送DX

FOUND: MOV AX, DX

MOV FLAG, AX

RET

BINSEAT ENDP

CODE ENDS

(5)

请根据试题的要求，将汇编程序代码中(1)～(5)空缺处的内容填写完整。

计算机硬件系统由(4)大部分组成，其中存储器是硬件系统中的记忆设备，(5)。

A．运算器、控制器、存储器、输入设备、输出设备

B．微处理器、存储器、I/O端口、定时器/计数器、中断

C．算术/逻辑运算单元、累加器、寄存器组、时序产生器、数据总线

D．程序计数器、指令寄存器、指令译码器、时序产生器、状态/条件寄存器

计算机硬件系统由(4)五大部分组成，其中存储器是硬件系统中的记忆设备，(5)。

A．运算器、控制器、存储器、输入设备、输出设备

B．微处理器、存储器、I/O端口、定时器／计数器、中断

C．算术/逻辑运算单元、累加器、寄存器组、时序产生器、数据总线

D．程序计数器、指令寄存器、指令译码器、时序产生器、状态/条件寄存器

【题目描述】

                      试题一 （共15 分）

阅读以下关于某嵌入式系统设计方案的叙述，回答问题 1 至问题3，将答案填入答题纸的对应栏内。

 

【说明 】

通常计算机按其体系结构分为冯·诺依曼（Von neumann）结构和哈佛（Harvard）结构。冯·诺伊曼结构，也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。复杂系统的不同处理器可采用不同类型体系结构。

某嵌入式系统由数据处理模块、信号处理模块和光纤网络交换模块组成，如图 1-1所示。其中数据处理模块的主处理器选用 PPC7447，内部集成了二级 CACHE，并有SDAM存储器、FLASH、NvRAM、实时时钟、FC(Fabric Channel)通信接口、以太网接口和 RS232 接口；信号处理模块采用 DSP TMS320C6000，并有 FC 通信接口、RS232

接口，用于SPM与外部数据通信；光纤网络交换模块提供FC 协议交换能力，主要由控制单元和交换单元两部分组成。  

本嵌入式系统的数据处理模块主要接收外部命令、控制系统运行、与系统其它模块通讯；信号处理模块主要进行图形图像处理，需要较大的运算量和较高的运算速度。

【 问题1】（6 分）     

回答下列问题，将答案填写在答题纸对应的栏目中。

本嵌入式系统的数据处理模块采用 （1） 体系结构，信号处理模块采用 （2） 体系结构。

在设计中断时，中断触发方式一般分为沿中断和电平中断。沿中断利用 （3） 或 （4） 作为中断触发信号, 电平中断利用 （5） 或 （6） 作为中断触发信号。 

【 问题2 】（5 分）     

在设计数据处理模块 DPM 时，假设某桥芯片内部集成一路递增定时器，定时器位宽为32位，最高位为控制使能位，输入时钟为25MHz。请回答下面三个问题，将答案填写在答题纸对应的栏目中（给出表达式即可）。

（1）该定时器最长定时时间是多少（单位ns）？

（2）设置10ms定时时间，则定时器的初值为多少？

（3）若改为一路递减定时器，设置10ms定时时间，则定时器的初值为多少？

【 问题 3】（ 4分）    

 嵌入式系统底层FC通讯驱动对大数据采用DMA数据传输。图1-2是未完成的DMA数据传输工作流程图，请从下面①～⑧中选择正确的答案，完成该图，将答案填写在答题纸的对应栏中。

备选答案： 

① 字计数器计数       

②DMA 发送中断      

③DMA 响应 

④ DMA 接收4个字节    

⑤ 发送内存地址       

⑥ 再次修改内存地址 

⑦ 传送结束         

⑧ 继续传送                                                               

                        

【我提交的答案】：冯.诺伊曼结构，哈佛结构

【参考答案分析】：

试题一（共15分）

【问题1】（6分，每空1分）

（1） 冯.诺依曼 或Von neumann

（2） 哈佛 或Harvard

（3）～（4）：答案次序无关。答案为：上升沿、下降沿

（5）～（6）：答案次序无关。答案为：高电平、低电平

【问题2】（5分）

（1）40*231或85899345920                （1分）

（2）10*106/40或250000     （2分）

（3）231-10*106/40或2147233648   （2分）

【问题3】（4分，每空1分）

（1）DMA响应，或③

（2）发送内存地址，或⑤

（3）字计数器计数，或①

（4）传送结束，或⑦

                      

【我的疑问】（如下，请求专家帮助解答）

递增定时器和递减定时器是如果触发的 ？

【题目描述】

试题一 （共15 分）

阅读以下关于某嵌入式系统设计方案的叙述，回答问题 1 至问题3，将答案填入答题纸的对应栏内。

 

【说明 】

通常计算机按其体系结构分为冯·诺依曼（Von neumann）结构和哈佛（Harvard）结构。冯·诺伊曼结构，也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。复杂系统的不同处理器可采用不同类型体系结构。

某嵌入式系统由数据处理模块、信号处理模块和光纤网络交换模块组成，如图 1-1所示。其中数据处理模块的主处理器选用 PPC7447，内部集成了二级 CACHE，并有SDAM存储器、FLASH、NvRAM、实时时钟、FC(Fabric Channel)通信接口、以太网接口和 RS232 接口；信号处理模块采用 DSP TMS320C6000，并有 FC 通信接口、RS232

接口，用于SPM与外部数据通信；光纤网络交换模块提供FC 协议交换能力，主要由控制单元和交换单元两部分组成。  

本嵌入式系统的数据处理模块主要接收外部命令、控制系统运行、与系统其它模块通讯；信号处理模块主要进行图形图像处理，需要较大的运算量和较高的运算速度。

【 问题1】（6 分）     

回答下列问题，将答案填写在答题纸对应的栏目中。

本嵌入式系统的数据处理模块采用 （1） 体系结构，信号处理模块采用 （2） 体系结构。

在设计中断时，中断触发方式一般分为沿中断和电平中断。沿中断利用 （3） 或 （4） 作为中断触发信号, 电平中断利用 （5） 或 （6） 作为中断触发信号。 

【 问题2 】（5 分）     

在设计数据处理模块 DPM 时，假设某桥芯片内部集成一路递增定时器，定时器位宽为32位，最高位为控制使能位，输入时钟为25MHz。请回答下面三个问题，将答案填写在答题纸对应的栏目中（给出表达式即可）。

（1）该定时器最长定时时间是多少（单位ns）？

（2）设置10ms定时时间，则定时器的初值为多少？

（3）若改为一路递减定时器，设置10ms定时时间，则定时器的初值为多少？

【 问题 3】（ 4分）    

 嵌入式系统底层FC通讯驱动对大数据采用DMA数据传输。图1-2是未完成的DMA数据传输工作流程图，请从下面①～⑧中选择正确的答案，完成该图，将答案填写在答题纸的对应栏中。

备选答案： 

① 字计数器计数       

②DMA 发送中断      

③DMA 响应 

④ DMA 接收4个字节    

⑤ 发送内存地址       

⑥ 再次修改内存地址 

⑦ 传送结束         

⑧ 继续传送

【我提交的答案】：

【参考答案分析】：

试题一（共15分）

【问题1】（6分，每空1分）

（1） 冯.诺依曼 或Von neumann

（2） 哈佛 或Harvard

（3）～（4）：答案次序无关。答案为：上升沿、下降沿

（5）～（6）：答案次序无关。答案为：高电平、低电平

【问题2】（5分）

（1）40*231或85899345920                （1分）

（2）10*106/40或250000     （2分）

（3）231-10*106/40或2147233648   （2分）

【问题3】（4分，每空1分）

（1）DMA响应，或③

（2）发送内存地址，或⑤

（3）字计数器计数，或①

（4）传送结束，或⑦

【我的疑问】（如下，请求专家帮助解答）

问题2中的第二小题和第三小题是不是反了？

第2小题中，定时器是递增的，要定时10ms，那它设置的初值和定时溢出值（0x7FFFFFFF）应该相差10*25*1000的值，从这个初值开始定时一直往上加，知道溢出位置，那不是应该是2^31-250000。

而第3小题，定时器是递减的，那是从初值开始一直往下减，直到减到0为止，所以应该是250000。

这是我的观点，请大家指教。

●利用并行处理技术可以缩短计算机的处理时间，所谓并行性是指 (2) 。可以采用多种措施来提高计算机系统的并行性，它们可分成三类，即 (3) 。

提供专门用途的一类并行处理机(亦称阵列处理机)以 (4) 方式工作，它适用于 (5) 。多处理机是目前较高性能计算机的基本结构，它的并行任务的派生是 (6) 。

(2) A．多道程序工作

B．多用户工作

C．非单指令流单数据流方式工作

D．在同一时间完成两种或两种以上工作

(3) A．多处理机、多级存储器和互连网络

B．流水结构、高速缓存和精简指令集

C．微指令、虚拟存储和I／O通道

D．资源重复、资源共享和时间重叠。

(4) A．SISD

B．SIMD

C．MISD

D．MIMD

(5) A．事务处理

B．工业控制

C．矩阵运算

D．大量浮点计算

(6) A．需要专门的指令来表示程序中并发关系和控制并发执行

B．靠指令本身就可以启动多个处理单元并行工作

C．只执行没有并发约束关系的程序

D．先并行执行，事后再用专门程序去解决并发约束