一个4k*4RAM芯片的地址线有（）根，数据线有（）。

静态RAM2114有地址线 10条，数据线 4条，所以芯片的存储容量为 4K位。()

有一静态RAM芯片的地址线为A0～A10，数据线为D0～D3，则该存储器芯片的存储容量为2K×4位。()

已知某RAM芯片的容量为4K×4位，该芯片有数据线D₃～D₀、地址线A₁₁～A₀、读写控制线和片选信号线。

  (1) 若用这种RAM芯片构成0000H～1FFFH与6000H～7000H(RAM1与RAM2)两个寻址空间的内存区，问需要几块这种RAM 芯片?共分几个芯片组?该RAM芯片有几根地址线?有几根数据线?

  (2) 设CPU现有20根地址线、8根数据线，将这些芯片与74LSl38译码器连接，试画出其RAM扩展连接图。

已知某CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号(低电平有效)。现有下列存储芯片：1 K×4位ROM、2 K×4位ROM、4 K×8位ROM、4 K×8位RAM、8 K×4位RAM、8 K×8位RAM和非门、与非门、或非门若干，如下图所示。试对该机存储系统进行设计，要求：0～2 047为系统程序区，4 096～16 383为用户程序区，在不浪费存储容量的基础上使用最少数量的存储芯片。

(1)画出主存地址空间分配示意图；

(2)说明使用存储芯片的种类及数量；

(3)使用所给门电路画出存储芯片片选逻辑图(片选信号低电平有效)。

已知Intel2114是1K×4位的RAM集成电路芯片，它有地址线______条，数据线______条。

已知Intel2114是1K×4位的RAM集成电路芯片，它有地址线______条，数据线______条。

已知Intel 2114是1K×4位的RAM集成电路芯片，它有地址线______条，数据线______条。

下列RAM芯片各需要多少条地址线进行寻址?需要多少条数据I/O线?

  (1) 512×4位  (2) 1K×4位

  (3) 1K×8位  (4) 2K×1位

  (5) 4K×1位  (6) 16K×4位

  (7) 64K×1位  (8) 256K×4位

用64K×8的RAM芯片和32K×16的ROM芯片设计一个256K×16的存储器，地址范围为00000H～3FFFFH，其中ROM的地址范围为10000H～1FFFFH，其余为RAM的地址。则地址线为(1)根，数据线为(2)根；ROM需要(3)片，RAM需要(4)片。

CPU执行一段程序时，Cache完成存取的次数为5000次，主存完成存取的次数为200次。已知Cache的存取周期为40ns，主存的存取周期为160ns。其两级存储器的平均访问时间为(5)ns。

A．18

B．9

C．16

D．8

某计算机的主存地址空间中，从地址0000H～3FFFH为ROM存储区域，从地址

4000H～7FFFH为RAM的存储区域。RAM的控制信号为CS和WE，CPU的地址线为A15～A0，数据线为8位的D7～D0线，控制信号有读写控制R／W和访存请求MREQ，要求： (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片，试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片，RAM存储器芯片采用4K×8位的芯片， 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片，RAM存储器芯片采用8K×8位的芯片，试画出存储器与CPU的连接图。