A.SRAM
B. DRAM
C. EEPROM
D. Flash
第1题
A.多处理机,多级存储器,中断系统
B.资源重复,资源共享,时间重叠
C.高速缓存,流水线结构,DMA
D.虚拟存储器RISC流水线结构
第2题
某计算机主存按字节编址,主存与高速缓存cache的地址变换采用组相联映像方式(即组内全相联,组间直接映像)。高速缓存分为2组,每组包含4块,块的大小为512B,主存容量为1MB。构成高速缓存的地址变换表相联存储器容量为(14)。每次参与比较的存储单元为(15)个。A.4×10bit
B.8×10bit
C.4×11bit
D.8×11bit
【我提交的答案】: A |
【参考答案与解析】: 正确答案:B |
解析:由题目已知条件可知,主存容量为1MB,其地址为20位二进制数。其中低9位为块内地址,则主存区号为8位、区内组号为1位、组内块号为2位。由于主存与高速缓存cache地址变换采用组相联映像方式(即组内全相联,组间直接映像),高速缓存的地址变换表相联存储器中存放的用于比较的是主存区号(8位)和组内块号(2位)。因此,高速缓存的地址变换表相联存储器的一个单元应存放10位二进制数。由于高速缓存共有 8块,则高速缓存的地址变换表相联存储器的容量应为8×10bit。另外,由于主存与高速缓存cache地址变换采用组相联映像方式(即组内全相联,组间直接映像),组间采用直接映像,不需要进行比较,但组内是全相联映像,需要在一组的4块内进行比较,故每次参与比较的存储单元为4个。
主存1MB=2的10次幂,主存地址不是10位吗?
第3题
若某段程序所需指令或数据在Cache中取到的概率为P=0.5,则处理机X的存储器平均存取周期为(50)ms。假定指令执行时间与存储器的平均存取周期成正比,此时三个处理机执行该段程序由快到慢的顺序为(51)。
若P=0.65,则顺序为(52)。
若P=0.8,则顺序为(53)。
若P=0.85,则顺序为(54)。
A.0.2
B.0.48
C.0.52
D.0.6
第4题
假定三个处理机的指令系统相同,它们的指令执行时间与存储器平均存取周期成正比。如果执行某个程序时,所需的指令或数据在缓冲存储器中取到的概率是P=0.6,那么这三个处理机按处理速度由快到慢的顺序应当是 (59) 。
当P=0.75时,则其顺序应当是(60)。
当P=0.95时,则其顺序应当是(61)。
当P=(62)时,处理机A和B的处理速度最接近。
当P=(63)时,处理机B和C的处理速度最接近。
A.A,B,C
B.A,C,B
C.B,A,C
D.B,C,A
E.C,B,A
第5题
假定两个处理机的指令系统相同,它们的指令执行时间与存储器的平均存取周期成正比,如果执行某个程序时所需的指令或数据在缓冲存储器中存取到的概率P是0.7,试问这两个处理机的处理速度(1),当P=0.9时,处理机的处理速度(2)。
(1)A.一样快 B.P1比P2快 C.P2比P1快 D.无法确定
(2)A.一样快 B.P1比P2快 C.P2比P1快 D.无法确定
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!