在减少Cache失效开销的方法中，Cache失效时仍允许CPU进行其它的命中访问，这种技术称为（）技术。

给定以下的假设，试计算直接映像Cache和2路组相联映像Cache的平均访问时间以及CPU的性能。由计算结果能得出什么结论? ①理想Cache情况下的CPI为2．0，时钟周期为2 ns，平均每条指令访存1．2次。 ②两者Cache容量均为64 KB，块大小都是32 B。 ③组相联映像Cache中的多路选择器使CPU的时钟周期增加了10％。 ④这两种Cache的失效开销都是80 ns。 ⑤命中时间为1个时钟周期。 ⑥64 KB直接映像Cache的失效率为1．4％，64 KB 2路组相联映像Cache的失效率为1．0％。

简述减小Cache失效开销的几种方法。

A、伪相联cache；

B、写缓冲合并；

C、请求字处理技术；

D、让读不命中优先于写；

假设对指令Cache的访问占全部访问的75％，而对数据Cache的访问占全部访问的25％。Cache的命中时间为一个时钟周期，失效开销为50个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，64 KB的指令Cache的失效率为0．15％，64 KB的数据Cache的失效率为3．77％，128 KB的混合Cache的失效率为1．35％。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为64 KB的分离Cache和容量为128 KB的混合Cache相比，哪种Cache的失效率更低?两种情况下平均访存时间各是多少?

Alpha AXP 21064中，16 KB指令Cache的失效率为0．64％，命中时间为一个时钟周期，失效开销为60个时钟周期。假设采用指令预取技术后，预取命中率为30％。当指令不在指令Cache里，而在预取缓冲器中找到时，需要多花一个时钟周期。其实际失效率是多少?

假设Cache读失效开销为25个时钟周期，写失效开销为70个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是2个时钟周期，Cache的读失效率和写失效率均为4％，平均每条指令读存储器0．8次，写存储器0．5次。试分析考虑Cache的失效后，Cache对性能的影响。

假设在一个计算机系统中： ①每页为32 KB，Cache块大小为128 B。 ②对应新页的地址不在Cache中，CPU不访问新页中的任何数据。 ③Cache中95％的被替换块将再次被读取，并引起一次失效。 ④Cache使用写回方法，平均60％的块被修改过。 ⑤I／O系统缓冲能够存储一个完整的Cache块。 ⑥访问或失效在所有Cache块中均匀分布。 ⑦在CPU和I／O之间，没有其他访问Cache的干扰。 ⑧无I／O时，每100万个时钟周期内有18 000次失效。 ⑨失效开销是40个时钟周期。如果被替换的块被修改过，则再加上30个周期用于写回主存。 ⑩假设计算机平均每200万个周期处理一页。 试分析I／O对于性能的影响有多大?