试画出用3线-8线译码器74HC138（见下图）和门电路产生如下多输出逻辑函数的逻辑图。 Y1=AC Y2=A'B'C+AB'C'+BC Y3=B'C'+ABC'

试画出用3线-8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。

试川两个3线-8线译码器74HC138接成一个4线-16线译码器，可以附加必要的门电路。74HC138的逻辑框图如图P4.3所示。输出端的逻辑函数式为

用3线-8线译码器74HC138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。

试用3线-8线译码器74HC138和必要的门电路，设计具有控制端K的一位全减运算电路。当K=1时，全减运算被禁止；当K=0时，做全减运算。

试用3线-8线译码器74HC138和必要的门电路，设计具有控制端K的一位全减运算电路。当K=1时，全减运算被禁止；当K=0时，做全减运算。

设计一个组合逻辑电路，当M=1时，两个2位二进制数A=A₁A₀和B=B₁8₀实现全加；当M=0时，两个二进制数实现全减。要求用两片3线-8线译码器74HC138实现，必要时可用门电路。

使用3-8线译码器74LS138和必要的门电路实现逻辑函数，应该（ ）。

A、用或门，

B、用或门,

C、用与非门，

D、用与非门，

用3-8译码器74LS138和辅助门电路实现逻辑函数,应().

集成3-8译码器74LS138逻辑图如图3.10所示,要求用此3-8译码器和适当的逻辑门(规定与非门)设计一个全减器;设A_i为被减数,B_i为减数,低位向该位的借位为小差为D_i向高位借位为J_i+1.

(1)列出全减器真值表;(2)写出函数逻辑表达式;(3)画出实现逻辑电路图.