图3.17中,COMP为四位数值比较器CT74LS85,已知其功能表（见表3.13).输入X=x₃x₂x₁x≇

分析图3.2.33所示的由四位二进制数值比较器电路74LS85和四位二进制令加器74LS283构成的电路，列表写出输入端A₃、A₂、A₁、A₀输入为8421BCD码时，输出端S₃、S₂、S₁、S₀的值。

  

试用74LS85组成一个5位数值比较器。

试用两片4位数值比较器CT74LS85和必要的门电路实现三个4位二进数A、B、C的比较电路，并能判别A、B、C三个数是否相等；若不等，A数是否最大或最小。

若使用4位数值比较器74LS85组成10位数值比较器，需采用几片?各片之间如何连接?

已知4位数值比较器74LS85的传输延迟时间(从加上两个输入比较数到产生输出比较结果所需时间)小于45ns。要求用6片74LS85接成一个24位数值比较电路，传输延迟时间不得大于90ns。

A和B是两个四位用原码表示的带符号位二进制数，试用4位数值比较器74LS85辅以适当门电路构成比较电路，只有当A＞B时，比较电路输出Z=1；当A≤JE；时，Z=0

已知4位数值比较器74HC85的传输延迟时间小于40 ns。试用6片74HC85设计一个24位数值比较器，其传输延迟时间不大于80 ns。

用4位加法器74LS283和4位数值比较器74LS85设计一个4位二进制数转换成8421码的转换电路。

已知4位数值比较器74HC85的传输延迟时间小于40 ns。试设计一个12位数值比较器，其传输延迟时间不大于80 ns。

写出描述4位数码比较器74LS85(有级联入端G，S，E)功能的VHDL程序。