由JK触发器构成的计数器电路如图3.21所示.分析电路功能,说明电路是模儿计数器,能否自启动.并

由JK触发器组成的异步计数器电路如图5.4所示.分析电路功能,画出完整的状态转换图.

试用下降沿触发的JK触发器设计一个状态转换图如图5.10所示的异步计数电路.

用JK主从触发器和任何门电路，设计一个同步时序电路，如图7．2．6(a)所示。Q0、Q1为计数器输出端，F为分频输出端，X为控制端，CP为时钟脉冲端。 当X=1时，Q0、Q1为加法计数器输出，F为4分频输出。 当X=0时，Q0、Q1为减法计数器输出，F输出为1。 (2)把图7．2．6(a)所示时序电路外接若干器件，如图7．2．6(b)所示，试分析这个电路可构成一个几进制的计数器，简要说明理由。

设一个二进制D/A转换器的满刻度输出电压V_om为8V，实验电路框图如下图所示，图中计数器由JK触发器构成，试对应于时钟信号10个CP脉冲画出输出电压波形(设触发器的初始状态为0000) 。

 

设计一个具有如图所示功能的同步计数器电路。其中M为控制端。请用JK触发器利门电路(门电路类型不限)实现，画出最简逻辑图，并验证能否自启动(若不能白启动，不必修改成自启动电路)。

逻辑电路如图所示，A=“0”时，C脉冲来到后，JK触发器应：A．具有计数功能 B．置“0” C．置“1” D．保持不变

用JK触发器和门电路设计一个4位格雷码计数器,它的状态转换表如表P6.32所示.

图12.17所示是由两个JK触发器组成的时序逻辑电路，设开始时Q1=0，Q2=0。(1)写出两个触发器的翻转条件，画出Q2和Q1的波形图;(2)说明它是几进制计数器，是加法计数器还是减法计数器。是同步计数器还是异步计数器。

用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表应如表6.32所示。

表6.32
计数 顺序	电路状态				进位 输出C
	Q3	Q2	Q1	Q0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16	0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0	0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0	0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0	0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

试用下降沿边沿JK触发器及门电路设计一个可控同步计数器，设控制端为X，在不同X值控制下，其状态转换图如图所示。要求电路最简，门电路种类不限。