四位加法器和异或门构成的电路如图2.21所示.A₄~A₁)表示被加数,B₄~B₁表示加数

用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（ ）。

A、余3码编码的十进制加法计数器

B、循环码编码的九进制加法计数器

C、余3码编码的三进制加法计数器

D、循环码编码的二进制加法计数器

试分析图L4-9(a)所示由串行进位加法器74LS183所构成的逻辑电路的功能。

别如图9.7和图9.8所示.

(1)转换结束时,图9.7与图9.8的输出数字量各为多少?

(2)若4位D/A转换器的最大输出电压为U_Omax=30V,估计两种情况下的输入电压范围各足多少?

由16×4位ROM和4位二进制加法计数器74LS161组成的脉冲分配电路如图7-13所示，ROM输入和输出关系如表7-4所示。试画出在CLK信号作用下D₃、D₂、D₁、D₀的波形。

    

表7-4 R0M输入和输出关系
地址输入				数据输出
A3	A2	A1	A0	D3	D2	D1	D0
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1	1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0	1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0	1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0	1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

用一片如图A1-4所示的4位二进制加法计数器74161和必要的逻辑门电路设计一个可控计数器，要求当控制信号M=1时，实现七进制计数器；而当控制信号M=0时，实现十三进制计数器。画出所设计的可控计数器的逻辑电路。

  

3位并行比较型A/D转换器的逻辑图如图9.2所示,基准电压U_g=3.2V.试问:

(1)该电路采用的是哪种量化方式?其量化误差为多少?

(2)该电路允许变换的电压最大值是多少?

(3)设输入电压U₁=2.213V,问图中编码器的相应的输入数据C₇C₆C₅C₄C₃C₂C₁和输出数据A₂A₁A₀各是多少?

由4位比较器74LS85和4位二进制计数器74161构成的定时电路，如图7．2．1所示。Z为输出端，设比较器的输入端A3A2A1A0接固定电平1001；计数器的数据输入端D3D2D1D0=0010。 (1)一个Z脉冲周期内包含多少个CP脉冲周期? (2)若将

试求一个Z脉冲周期内应包含多少个CP脉冲周期。

为将D触发器转换为T触发器，图4．4．8所示电路的虚框内应是( )。

A．或非门

B．与非门

C．异或门

D．同或门

图(a)是用16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，ROM的点阵图如图(b)所示。设74LS161的输出初态为Q₃Q₂Q₁Q₀=0000，画出在CP信号连续作用下D₃、D₂、D₁和D₀输出的电压波形，并说明它们和CP信号频率之比。

图(a)是用16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，ROM的点阵图如图(b)所示。设74LS161的输出初态为Q₃Q₂Q₁Q₀=0000，画出在CP信号连续作用下D₃、D₂、D₁和D₀输出的电压波形，并说明它们和CP信号频率之比。