A.8CH
B.88H
C.89H
D.8AH
第3题
如图所示,若低位地址(A0~A11)接在内存芯片地址引脚上,高位地址(A12~A19)进行片选译码(其中,A14和A16没有参加译码),且片选信号低电平有效,则对图所示的译码电路,不属于此译码空间的地址是()。 [*]
A.AB000H~ABFFFH
B.BB000H~BBFFFH
C.EF000H~EFFFFH
D.FE000H~FEFFFH
第4题
如下图所示,若低位地址(A0~A11)接在内存芯片地址引脚上,高位地址(A12~A19)进行片选译码(其中,A14和A16没有参加译码),且片选信号低电平有效,则对下图所示的译码电路,不属于此译码空间的地址是()。
A.AB000H~ABFFFH
B.BB000 H~BBFFFH
C.EF000H~EFFFFH
D.FE000H~FEFFFH
第5题
若用74138译码片选4片2K×8存储器芯片,、、、分别接存储芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ的CE端;P2.3、P2.4、P2.5接A,B,C;G1接Vcc,P2.6接、P2.7接;试画出其连接电路,指出4片存储芯片的地址范围。
第6题
设计存储器。 地址总线A15~A0(低),存储器地址空间为3000H~67FFH,按字节编址。其中,3000H~4FFFH为ROM区,选用EPROM芯片(4K×2位/片);5000H~67FFH为RAM区,选用DRAM芯片(2K×4位/片)。 (1)据存储器容量,EPROM芯片和DRAM芯片各需多少片?分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①4片②6片③8片④12片 (2)EPROM芯片和DRAM芯片各连入哪几根地址线?分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①A10~A0②A12~A0③A11~A0④A9~A0 (3)分别写出5个片选信号CS0、CS1、CS2、CS3、CS4的逻辑式。
第7题
A.8251、8253为串行接口芯片,8255A为并行接口芯片
B.8251、8253为并行接口芯片,8255A为定时/计数芯片
C.8251、8255A为串行接口芯片,8253为定时/计数芯片
D.8251为串行接口芯片,8253为定时/计数芯片,8255A为并行接口芯片
第8题
下面关于译码的叙述中,错误的是
A.地址的低位一般用于产生片选信号
B.采用全译码方式时,芯片的地址是唯一的,不会出现地址重叠
C.用线选产生片选信号,会造成芯片地址重叠
D.采用部分译码方式时,会造成芯片间地址可能不连续
第9题
设计存储器。 地址总线A15~A0(低),存储器地址空间为3000H~67FFH,按字节编址。其中,3000H~4FFFH为ROM区,选用EPROM芯片(4K×2位/片);5000H~67FFH为RAM区,选用DRAM芯片(2K×4位/片)。 (1)据存储器容量,EPROM芯片和DRAM芯片各需多少片?分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①4片②6片③8片④12片 (2)EPROM芯片和DRAM芯片各连入哪几根地址线?分别选择一个正确答案。 (a)EPROM芯片 (b)DRAM芯片 ①A10~A0②A12~A0③A11~A0④A9~A0 (3)分别写出5个片选信号CS0、CS1、CS2、CS3、CS4的逻辑式。
为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!